-
公开(公告)号：CN114242762B
公开(公告)日：2025-02-07
申请号：CN202010940924.5
申请日：2020-09-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H10D62/10 , H10D62/832 , H10D8/60 , H10D8/01
Abstract: 本发明涉及一种碳化硅肖特基半导体器件及其制造方法，其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中，第一阳极结构设置在第二电子型半导体上，第二阳极结构设置在第二空穴型半导体层上，第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度，第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件及其制造方法可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题，进而降低碳化硅肖特基半导体器件正向导通的损耗，提高碳化硅肖特基半导体器件的工作效率。
-
公开(公告)号：CN114122150B
公开(公告)日：2024-04-05
申请号：CN202010864533.X
申请日：2020-08-25
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/861 , H01L29/06 , H01L29/16 , H01L21/328
Abstract: 涉及碳化硅二极管的制备技术领域，本申请公开一种碳化硅功率二极管的制备方法及其应用。制备方法包括步骤：在衬底上形成碳化硅外延层；在碳化硅外延层上形成第一掩膜层，在第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，第一窗口位于有源区，第二窗口位于终端区，第二窗口宽度大于第一窗口宽度；第一离子注入，对应第一窗口以及第二窗口处分别形成第一P+区以及第二P+区；第一掩膜层受热变形后形成第二掩膜层，第二掩膜层能够封闭多个第一窗口。与现有技术相比，本申请中第一掩膜层受热形变后形成第二掩膜层，在形成第二掩膜层的同时封闭第一窗口而第二窗口未完全封闭，进而减少刻蚀或掩膜的沉积等工艺步骤，工艺简单、节约制造成本。
-
公开(公告)号：CN114242762A
公开(公告)日：2022-03-25
申请号：CN202010940924.5
申请日：2020-09-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种碳化硅肖特基半导体器件及其制造方法，其包括第一电子型半导体层、第二电子型半导体层、第一空穴型半导体层、第二空穴型半导体层、第一阳极结构、第二阳极结构和阴电极层。其中，第一阳极结构设置在第二电子型半导体上，第二阳极结构设置在第二空穴型半导体层上，第一电子型半导体层的掺杂浓度大于第二电子型半导体层的掺杂浓度，第一空穴型半导体层的掺杂浓度小于第二空穴型半导体层的掺杂浓度。该碳化硅肖特基半导体器件及其制造方法可以解决现有碳化硅肖特基半导体器件难以在降低正向工作电压的同时提高击穿电压的问题，进而降低碳化硅肖特基半导体器件正向导通的损耗，提高碳化硅肖特基半导体器件的工作效率。
-
公开(公告)号：CN113937168A
公开(公告)日：2022-01-14
申请号：CN202010668498.4
申请日：2020-07-13
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/872 , H01L29/06 , H01L29/16 , H01L21/329
Abstract: 本申请涉及半导体器件技术领域，具体而言，涉及一种碳化硅结势垒肖特基半导体器件及其制造方法。碳化硅结势垒肖特基半导体器件包括层叠设置的衬底和外延层，所述外延层上表面设置有源区和位于所述有源区周围的终端区，所述有源区包括若干间隔设置的结势垒区，其中，沿所述有源区的中部至边缘的方向，所述结势垒区的间距逐渐增加。有源区中心的电流密度比有源区边缘区域的电流密度稍低，使得碳化硅结势垒肖特基半导体器件在正向工作时的热分布更均匀，以此达到优化器件热分布的目的，避免热量局部积累导致碳化硅器件性能的退化或可靠性问题。
-
公开(公告)号：CN111504477B
公开(公告)日：2021-03-26
申请号：CN202010374872.X
申请日：2020-05-06
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: G01J5/12
Abstract: 本发明公开了一种红外温度传感器及其制造方法、温度检测设备，红外温度传感器包括：衬底、位于所述衬底一侧上的红外温度传感单元，其用于采集被测对象的温度信号；位于所述衬底的背离所述红外温度传感单元的另一侧上的信号处理单元，其与所述红外温度传感单元信号连接，用于对所述温度信号进行处理，以得到所述被测对象的温度信息。本发明实现了自身采集温度信号，并对温度信号进行计算、校正和转换等处理后得到温度信息，避免了后期应用时需适配专用的外部信号处理器，提高了红外温度传感器的实用性，同时减小了后期应用红外温度传感器多的温度检测设备的体积。
-
Patent Agency Ranking
公开(公告)号：CN114220854B
公开(公告)日：2025-04-15
申请号：CN202111564339.0
申请日：2021-12-20
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种逆导型绝缘栅双极型晶体管及其制作方法，其中，该晶体管包括：绝缘衬底上的硅SOI晶圆片，SOI晶圆片包括依次设置的第一外延层、第二外延层、第一氧化层；间隔设置在第一氧化层中的集电区和短路区，以及设置在第一氧化层不与第二外延层接触的一面的第一金属层，形成的逆导型绝缘栅双极型晶体管的集电极结构。通过本申请，解决了现有技术中传统逆导型IGBT存在的工艺复杂且漏电流大的技术问题。
-
公开(公告)号：CN114122150A
公开(公告)日：2022-03-01
申请号：CN202010864533.X
申请日：2020-08-25
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/861 , H01L29/06 , H01L29/16 , H01L21/328
Abstract: 涉及碳化硅二极管的制备技术领域，本申请公开一种碳化硅功率二极管的制备方法及其应用。制备方法包括步骤：在衬底上形成碳化硅外延层；在碳化硅外延层上形成第一掩膜层，在第一掩膜层上刻蚀形成多个第一窗口以及多个第二窗口，第一窗口位于有源区，第二窗口位于终端区，第二窗口宽度大于第一窗口宽度；第一离子注入，对应第一窗口以及第二窗口处分别形成第一P+区以及第二P+区；第一掩膜层受热变形后形成第二掩膜层，第二掩膜层能够封闭多个第一窗口。与现有技术相比，本申请中第一掩膜层受热形变后形成第二掩膜层，在形成第二掩膜层的同时封闭第一窗口而第二窗口未完全封闭，进而减少刻蚀或掩膜的沉积等工艺步骤，工艺简单、节约制造成本。
-
公开(公告)号：CN113948375A
公开(公告)日：2022-01-18
申请号：CN202010684352.9
申请日：2020-07-16
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/265 , H01L29/06
Abstract: 涉及半导体基材粒子掺杂技术领域，本申请公开一种提高半导体有源区杂质激活率的方法及其应用。所述一种提高半导体有源区杂质激活率的方法，包括以下步骤：在第一温度下，向基材有源区注入第一粒子；在第二温度下，向所述有源区再注入第二粒子；所述第一粒子的注入能量小于所述第二粒子的注入能量。与现有技术相比，本申请降低了整个掺杂工艺条件及成本，有效提高有源区杂质激活率。
-
公开(公告)号：CN113809183A
公开(公告)日：2021-12-17
申请号：CN202010528815.2
申请日：2020-06-11
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L21/324 , H01L21/329
Abstract: 本发明涉及电子器件技术领域，公开了一种MPS二极管器件及其制备方法，该包括MPS二极管器件并联设置的多个元胞，其中：每个元胞包括阴极电极以及依次形成于阴极电极上的衬底、外延层、缓冲层和阳极电极，外延层背离衬底的一侧形成有两个有源区，缓冲层的禁带宽度大于外延层的禁带宽度且缓冲层的材质与外延层的材质为同素异形体，缓冲层中与有源区相对的位置形成有第一开孔，第一开孔内形成有欧姆金属层。该MPS二极管器件在降低反向漏电损耗的同时降低了正向导通损耗，使得反向漏电和正向工作电压这两个性能参数同时得以改善，从而使得该MPS二极管器件的性能更好。
-
公开(公告)号：CN113644114A
公开(公告)日：2021-11-12
申请号：CN202110845637.0
申请日：2021-07-26
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本申请涉及芯片制备的技术领域，本申请公开一种芯片、芯片制备方法及电子器件。其中芯片，包括衬底层、埋氧层以及N型漂移层，N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧，所述第二侧形成有第一阳极区以及第二阳极区，在第一阳极区以及第二阳极区之间形成有介电区，所述介电区包括密集分布的形成于所述N型漂移层的点缺陷。与现有技术相比，通过在介电区内形成点缺陷提高介电区内的电阻，进而抑制第一阳极区与第二阳极区之间电子的移动，进而减弱芯片的电压折回现象，提高芯片整体的稳定性。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.038 seconds)
