-
公开(公告)号：CN112447532A
公开(公告)日：2021-03-05
申请号：CN201910820781.1
申请日：2019-08-29
Applicant: 珠海格力电器股份有限公司
Abstract: 本发明提供一种封装方法，该方法在对晶圆进行切割前，在晶圆的第一表面和第二表面形成第一保护层，由于晶圆受到第一保护层的保护，在对晶圆切割时不会出现晶圆碎裂和晶圆级芯片损伤的情况，切割得到晶圆级芯片后，再对晶圆级芯片进行侧面封装时，不需要再对晶圆级芯片进行机加工，不会损伤晶圆级芯片。
-
公开(公告)号：CN112397471A
公开(公告)日：2021-02-23
申请号：CN201910760397.7
申请日：2019-08-16
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L21/48
Abstract: 本发明提供了一种SOP封装结构及封装方法，涉及芯片封装技术领域。引线框架及安装在所述引线框架上的引线结构，所述引线结构包括多个沿预设方向间隔排列的引线脚，还包括限位结构，所述引线脚具有连接面，所述限位结构与所述引线结构固定连接，以使所述引线结构的多个所述引线脚的连接面共面。本申请通过在每列的引线脚上设置限位结构，限位结构的固定作用使得整列的引线脚构成至少一个整体结构，整体结构对外力的抵抗作用更好，使得外力磕碰作用下，引线脚整体结构中的单个引线脚不会轻易变形，从而保证引线脚朝向相同的侧面均位于同一平面上，保证引线脚具有良好的共面性，避免封装过程中出现虚焊等异常现象。
-
公开(公告)号：CN111211096A
公开(公告)日：2020-05-29
申请号：CN202010026814.8
申请日：2020-01-10
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/31 , H01L23/498 , H01L23/495
Abstract: 本发明提供一种芯片模块封装结构和封装方法，芯片模块封装结构包括：引线框架(4)，能够承载芯片(6)于其上；导电板(2)，设置于芯片(6)的上方、且能与芯片(6)电连接，芯片(6)的周围填充设置有塑封料(8)，导电板(2)和引线框架(4)均横向延伸，且在不与芯片(6)相对的位置、导电板(2)和引线框架(4)之间的塑封料(8)中开设有导电通道(7)，导电通道(7)能将导电板(2)与引线框架(4)之间电连接。通过本发明能够有效地将导电板与引线框架之间电连接起来，确保导电板与引线框架之间能够完成稳定的电连接，解决了芯片模块中无法保证芯片的持续稳定的供电等技术问题。
-
公开(公告)号：CN111090058A
公开(公告)日：2020-05-01
申请号：CN201911157274.0
申请日：2019-11-22
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明提出了一种框架、其制备方法以及高温反相偏压试验，其中，所述框架用于高温反相偏压试验，所述框架包括：相互叠放的多层框架单元，所述框架单元包括多个用于放置待测对象的槽体，相邻两个槽体由挡板隔开。本发明的框架能够对任何一种芯片与各种塑封料匹配情况可以同步验证，并且可以同时验证多种芯片漏电情况，通过不同组合来验证验证长期漏电增长问题，对研发有指导性方向，研发周期缩短，同时大大降低成本。
-
公开(公告)号：CN110021589A
公开(公告)日：2019-07-16
申请号：CN201910372425.8
申请日：2019-05-06
Applicant: 珠海格力电器股份有限公司
Abstract: 本发明公开了一种功率组件以及电压转换方法。其中，该功率组件包括：驱动板、绝缘栅双极型晶体管以及弹簧电阻，其中，弹簧电阻的第一端与驱动板相连接，弹簧电阻的第二端与绝缘栅双极型晶体管的栅极相连接。本发明解决了现有的功率组件中绝缘栅双极型晶体管与弹簧通过邦定线连接，导致功率组件体积大的技术问题。
-
Patent Agency Ranking
公开(公告)号：CN112992835B
公开(公告)日：2022-08-30
申请号：CN201911301083.7
申请日：2019-12-17
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种半导体装置及其制备方法。其中，半导体装置包括半导体组件，半导体组件包括：芯片，包括相对设置的第一侧面和第二侧面，第一侧面设有至少一个电极区和非电极区，至少一个电极区的每个电极区内设有电极；至少一个电极区包括第一电极区；胶膜层，设于非电极区；第一电连接件，包括第一接合部，第一接合部与胶膜层粘接，第一电连接件、第一电极区，以及第一电极区周围的胶膜层共同形成空腔，第一电连接件与空腔相对应的位置设有通孔；以及导电结合件，设于空腔以及通孔内，且将第一电连接件与芯片接合。本发明可缓解导电结合材料的四溢以及空洞或气泡的产生，使芯片与第一电连接件之间的接合更紧密，提高可靠性。
-
公开(公告)号：CN112786558A
公开(公告)日：2021-05-11
申请号：CN201911073123.7
申请日：2019-11-05
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L23/31 , H01L21/56 , G01R31/26
Abstract: 本申请所提供的一种半导体器件及其可靠性验证方法，该半导体器件包括：至少两个芯片、框架以及引脚，其中，所述框架为具有至少两个格子的格子结构，每个所述格子内均设置有一个所述芯片，所述引脚包括第一引脚和第二引脚，所述第一引脚与框架相连，所述第二引脚通过导线与格子内的芯片连接；本申请可以同时将多种塑封料塑封在同一个器件，一个器件验证了多种塑封料，增加塑封料与芯片验证组合方式，对于任何一种芯片与各种塑封料匹配情况可以同步验证，并且可以同时验证多种芯片漏电情况，通过不同组合来验证长期漏电增长问题，使得研发周期、成本和效率方面具有更好的研发竞争力。
-
公开(公告)号：CN112786460A
公开(公告)日：2021-05-11
申请号：CN201911090219.4
申请日：2019-11-08
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L21/60 , H01L25/065
Abstract: 本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤：提供第一芯片，所述第一芯片的表面设有至少一个电极；在所述第一芯片的正面形成胶膜，且在所述电极对应的所述胶膜上开设有电极开口，以在所述电极开口处形成电极槽；在其中至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极；在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大，且不同芯片依靠导线连接时芯片杂散电感大的问题，达到减小封装体积和降低杂散电感的目的。
-
公开(公告)号：CN110911376A
公开(公告)日：2020-03-24
申请号：CN201811076664.0
申请日：2018-09-14
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L21/52
Abstract: 本发明提供了一种半导体芯片封装件及其制造方法，该封装件包括一个引线框架、设置在该引线框架上的一个芯片衬垫、设置在上述芯片衬垫上的一个半导体芯片，其中，该半导体芯片与引线框架通过芯片衬垫电连接。并且，上述芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数。通过在引线框架与半导体芯片之间设置一芯片衬垫，且该芯片衬垫的热膨胀系数大于半导体芯片的热膨胀系数而小于引线框架的热膨胀系数，缓解半导体芯片内部应力较大问题，减缓半导体芯片内部晶胞损伤程度，改善半导体芯片翘曲出现能带弯曲，提高半导体芯片封装器件的可靠性能。
-
公开(公告)号：CN110767623A
公开(公告)日：2020-02-07
申请号：CN201910872432.4
申请日：2019-09-16
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L21/48
Abstract: 本发明提供一种基材及其制备方法与电路基板，涉及电子器件领域。该基材包括：用于贴装金属片的贴片区和包围所述贴片区的隔离区；其中，所述隔离区的至少一个表面设有锯齿槽。该基材能够解决现有技术中小型化的功率模块击穿率高的问题，利用该基材制备的功率器件能够提高功率器件的绝缘性能，降低击穿率。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.047 seconds)
