一种沟槽栅IGBT及其制作方法

    公开(公告)号:CN107275396B

    公开(公告)日:2020-02-07

    申请号:CN201710667268.4

    申请日:2017-08-07

    Inventor: 肖婷 何昌 史波

    Abstract: 本发明公开了一种沟槽栅IGBT及其制作方法,在沟槽栅IGBT的第一沟槽栅上设置一接触区,在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空,而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理,保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高,改善沟槽栅IGBT容易出现漏电的问题,提高其可靠性。此外,本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距,因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度,保证沟槽栅IGBT的饱和电流密度较高。

    一种沟槽栅IGBT及其制作方法

    公开(公告)号:CN107275396A

    公开(公告)日:2017-10-20

    申请号:CN201710667268.4

    申请日:2017-08-07

    Inventor: 肖婷 何昌 史波

    Abstract: 本发明公开了一种沟槽栅IGBT及其制作方法,在沟槽栅IGBT的第一沟槽栅上设置一接触区,在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空,而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理,保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高,改善沟槽栅IGBT容易出现漏电的问题,提高其可靠性。此外,本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距,因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度,保证沟槽栅IGBT的饱和电流密度较高。

    半导体器件及其制备方法
    15.
    发明公开

    公开(公告)号:CN111261720A

    公开(公告)日:2020-06-09

    申请号:CN201811471453.7

    申请日:2018-12-03

    Abstract: 本发明公开了一种半导体器件及其制备方法,其中,该半导体器件包括:第一导电类型半导体层;第二导电类型体区,设置在半导体层中,体区的上表面高于半导体层的上表面;第一导电类型注入区和第二导电类型注入区,相邻设置在体区中;栅极绝缘层,设置在体区上且至少部分覆盖第一导电类型注入区;栅极,设置在栅极绝缘层上。上述半导体器件,设置在第一导电类型半导体层中的第二导电类型体区的上表面高于半导体层的上表面,这样在半导体器件耐压时,承受高电场强度的氧化层不再是有效的器件栅氧,沟道处会受到体区的电场屏蔽的保护,对内部栅氧也起到一定电场屏蔽作用,提升了栅极绝缘层的可靠性,进而提高了半导体器件的可靠性。

    一种IGBT及其生长方法
    18.
    发明公开

    公开(公告)号:CN109192775A

    公开(公告)日:2019-01-11

    申请号:CN201811223772.6

    申请日:2018-10-19

    Abstract: 本发明公开了一种IGBT及其生长方法,该IGBT包括:IGBT本体和P型层;其中,所述P型层,位于所述IGBT本体的栅极底部;所述P型层与所述IGBT本体的N型层形成反向PN结分担承受电压。本发明的方案,可以解决槽栅结构IGBT在承受高电压时在Trench底部的拐角处有电场集中容易发生电场击穿的问题,达到不容易发生电场击穿的效果。

    逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备

    公开(公告)号:CN107845673A

    公开(公告)日:2018-03-27

    申请号:CN201711034355.2

    申请日:2017-10-30

    Inventor: 何昌

    Abstract: 本发明公开了一种逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备,以改善逆导型绝缘栅双极型晶体管的负阻效应,提高器件的可靠性。逆导型绝缘栅双极型晶体管包括集电极金属、位于集电极金属前侧且交替排列的第一P型集电区和N型集电区,以及对应设置在每个N型集电区前侧的第二P型集电区,第二P型集电区与N型集电区相对设置,集电极金属通过贯穿N型集电区的接触孔槽与第二P型集电区连接。

    半导体器件
    20.
    实用新型

    公开(公告)号:CN209199944U

    公开(公告)日:2019-08-02

    申请号:CN201822020071.4

    申请日:2018-12-03

    Abstract: 本实用新型公开了一种半导体器件,包括:第一导电类型半导体层;第二导电类型体区,设置在半导体层中,体区的上表面高于半导体层的上表面;第一导电类型注入区和第二导电类型注入区,相邻设置在体区中;栅极绝缘层,设置在体区上且至少部分覆盖第一导电类型注入区;栅极,设置在栅极绝缘层上。上述半导体器件,设置在第一导电类型半导体层中的第二导电类型体区的上表面高于半导体层的上表面,这样在半导体器件耐压时,承受高电场强度的氧化层不再是有效的器件栅氧,沟道处会受到体区的电场屏蔽的保护,对内部栅氧也起到一定电场屏蔽作用,提升了栅极绝缘层的可靠性,进而提高了半导体器件的可靠性。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking