公开(公告)号：CN1139294A

公开(公告)日：1997-01-01

申请号：CN96103918.3

申请日：1996-03-07

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  池田修二 ,  铃木范夫 ,  萩原康秀 ,  太田裕之 ,  西村朝雄

IPC: H01L21/316 ,  H01L21/324 ,  H01L29/78 ,  H01L27/105

CPC classification number: H01L21/28185 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/321 ,  H01L21/76202 ,  H01L29/518

Abstract: 通过在衬底上形成氧化膜，以800℃或以上的温度在惰性气氛中热处理氧化膜，接下来是形成晶体管的普通步骤，以此方法制作的半导体器件由于在氧化膜内或在衬底表面中产生的应力的减弱而在电学可靠性方而得到改善。

公开(公告)号：CN100474558C

公开(公告)日：2009-04-01

申请号：CN200610094395.1

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1173394C

公开(公告)日：2004-10-27

申请号：CN99127082.7

申请日：1999-12-28

Applicant: 株式会社日立制作所

Inventor： 金光贤司 ,  渡部浩三 ,  铃木范夫 ,  石冢典男

IPC: H01L21/76

CPC classification number: H01L21/823878 ,  H01L21/28061 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/6659

Abstract: 一种半导体集成电路器件及其制造方法。被元件隔离沟槽包围的有源区的衬底表面，在有源区的中心部分是水平面，但在有源区的肩部向着元件隔离沟槽的侧壁下降。该斜面包括两个具有不同倾斜角的斜面。靠近有源区中心部分的第一斜面较陡峭，靠近元件隔离沟槽侧壁的第二斜面比第一斜面平缓。有源区肩部的衬底表面完全变圆，没有尖角部分。

公开(公告)号：CN1161837C

公开(公告)日：2004-08-11

申请号：CN97198006.3

申请日：1997-09-16

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  北野诚 ,  池田修三 ,  铃木范夫

IPC: H01L21/762

CPC classification number: H01L21/76235

Abstract: 在具有沟槽隔离结构的半导体器件中，在用常规方法选择氧化沟槽结构之后，再次氧化衬底的整个表面，同时只有衬底或沟槽表面的氧化膜暴露出来，并给沟槽上端部附近的氧化膜的形状提供曲率半径。

公开(公告)号：CN1505840A

公开(公告)日：2004-06-16

申请号：CN01822944.1

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极7A之后，当执行使栅绝缘膜6再生的氧化处理时，在使各栅电极7A的侧壁上的氧化钨27还原的条件下，使晶片1加热和冷却。结果，使晶片1的表面上淀积的氧化钨27的量减少。

公开(公告)号：CN1110073C

公开(公告)日：2003-05-28

申请号：CN95109607.9

申请日：1995-07-27

Applicant: 株式会社日立制作所

Inventor： 川越纮人 ,  白须辰美 ,  清田省吾 ,  铃木范夫 ,  山田荣一 ,  杉野雄史 ,  北野学 ,  桜井义彦 ,  长沼孝 ,  荒川久

IPC: H01L21/3215 ,  H01L21/324

CPC classification number: H01L27/0925 ,  H01L21/823807

Abstract: 在含有预定导电类型杂质的半导体衬底本体的主表面上形成一个外延层，它含有导电类型与前述杂质相同的杂质而杂质浓度和指定的一种前述杂质的浓度相同。其后，形成一个阱区，其导电类型与上述杂质相同而其杂质浓度沿上述外延层的深度逐渐降低。阱区形成有MISFET的栅隔离膜。

公开(公告)号：CN1078012C

公开(公告)日：2002-01-16

申请号：CN96103918.3

申请日：1996-03-07

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  池田修二 ,  铃木范夫 ,  萩原康秀 ,  太田裕之 ,  西村朝雄

IPC: H01L21/316 ,  H01L21/324 ,  H01L29/78 ,  H01L27/105

CPC classification number: H01L21/28185 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/321 ,  H01L21/76202 ,  H01L29/518

Abstract: 通过在衬底上形成氧化膜，以800℃或以上的温度在惰性气氛中热处理氧化膜，接下来是形成晶体管的普通步骤，以此方法制作的半导体器件由于在氧化膜内或在衬底表面中产生的应力的减弱而在电学可靠性方而得到改善。

公开(公告)号：CN1258933A

公开(公告)日：2000-07-05

申请号：CN99127082.7

申请日：1999-12-28

Applicant: 株式会社日立制作所

Inventor： 金光贤司 ,  渡部浩三 ,  铃木范夫 ,  石冢典男

IPC: H01L21/76

CPC classification number: H01L21/823878 ,  H01L21/28061 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/6659

Abstract: 一种半导体集成电路器件及其制造方法。被元件隔离沟槽包围的有源区的衬底表面,在有源区的中心部分是水平面,但在有源区的肩部向着元件隔离沟槽的侧壁下降。该斜面包括两个具有不同倾斜角的斜面。靠近有源区中心部分的第一斜面较陡峭,靠近元件隔离沟槽侧壁的第二斜面比第一斜面平缓。有源区肩部的衬底表面完全变圆,没有尖角部分。

公开(公告)号：CN100447980C

公开(公告)日：2008-12-31

申请号：CN200610135745.4

申请日：2001-10-31

Applicant: 株式会社日立制作所

Inventor： 山本直树 ,  木村绅一郎 ,  朴泽一幸 ,  内山博之 ,  铃木范夫 ,  西谷英辅

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/8242

CPC classification number: H01L21/28194 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/02071 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/28061 ,  H01L21/28176 ,  H01L21/28247 ,  H01L21/31662 ,  H01L21/67115 ,  H01L21/76838 ,  H01L21/823437 ,  H01L21/84 ,  H01L27/10814 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1214 ,  H01L29/4941 ,  H01L29/518

Abstract: 在形成一种其中在一个多晶硅膜上层叠一个WNx膜和一个W膜的多金属结构的栅电极7A之后，当执行使栅绝缘膜6再生的氧化处理时，在使各栅电极7A的侧壁上的氧化钨27还原的条件下，使晶片1加热和冷却。结果，使晶片1的表面上淀积的氧化钨27的量减少。

公开(公告)号：CN1553494A

公开(公告)日：2004-12-08

申请号：CN200410059842.0

申请日：1999-12-28

Applicant: 株式会社日立制作所

Inventor： 金光贤司 ,  渡部浩三 ,  铃木范夫 ,  石冢典男

IPC: H01L21/76 ,  H01L27/04 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/823878 ,  H01L21/28061 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/6659

Abstract: 一种半导体集成电路器件，包括：(a)形成在半导体衬底中的沟槽，以及(b)埋置在所述沟槽内的第一绝缘膜；其中，所述沟槽具有倾斜的表面，所述倾斜的表面和所述半导体衬底(1)的表面之间的第一边界部分是圆形的，以及所述倾斜的表面和所述沟槽的侧壁之间的第二边界是圆形的。被所述沟槽包围的有源区的衬底表面，在有源区的中心部分是水平面，但在有源区的肩部向着沟槽的侧壁下降。该斜面包括两个具有不同倾斜角的斜面。靠近有源区中心部分的第一斜面较陡峭，靠近元件隔离沟槽侧壁的第二斜面比第一斜面平缓。有源区肩部的村底表面完全变圆，没有尖角部分。