-
公开(公告)号:CN104916673A
公开(公告)日:2015-09-16
申请号:CN201410453751.9
申请日:2014-09-05
Applicant: 株式会社东芝
IPC: H01L29/739 , H01L27/02
CPC classification number: H01L29/407 , H01L29/0619 , H01L29/0834 , H01L29/1095 , H01L29/7397
Abstract: 本发明提供一种可以精度良好地检测电流量的半导体装置以及绝缘栅极型双极晶体管。根据实施方式,提供一种绝缘栅极型双极晶体管,其特征在于包括:主区域;传感区域;以及半导体层,在所述主区域与所述传感区域之间,与设置在所述主区域以及所述传感区域的集极层接触,杂质浓度低于所述集极层。
-
公开(公告)号:CN104916670A
公开(公告)日:2015-09-16
申请号:CN201410397505.6
申请日:2014-08-13
Applicant: 株式会社东芝
Inventor: 小仓常雄
IPC: H01L29/739 , H01L29/06 , H01L29/861
CPC classification number: H01L27/0635 , H01L27/0727 , H01L29/0696 , H01L29/0834 , H01L29/1095 , H01L29/407 , H01L29/7397 , H01L29/861 , H01L29/8613
Abstract: 本发明提供一种抑制负阻的半导体装置。实施方式的半导体装置,具备:在第1电极与第2电极之间设置的第1半导体区域;在第1电极与第1半导体区域之间设置的第2半导体区域;设置在第1电极与第2半导体区域之间,在第2方向上排列的第3半导体区域以及第4半导体区域;位于第3半导体区域与第2电极之间,设置在第1半导体区域与第2电极之间的第5半导体区域;位于第4半导体区域与第2电极之间,设置在第1半导体区域与第2电极之间的第6半导体区域;设置在第5半导体区域与第2电极之间的第7半导体区域;以及隔着第1绝缘膜而与第7半导体区域、第5半导体区域以及第1半导体区域相接的第3电极。
-
公开(公告)号:CN102420242B
公开(公告)日:2015-05-27
申请号:CN201110265405.4
申请日:2011-09-08
Applicant: 株式会社东芝
Inventor: 小仓常雄
IPC: H01L29/08 , H01L29/36 , H01L29/739
CPC classification number: H01L29/7397 , H01L29/0696 , H01L29/1095 , H01L29/4236
Abstract: 本发明的半导体装置,其具备第1主电极、设在第1主电极上的第1半导体层、设在第1半导体层上的第1导电型基极层、设在第1导电型基极层上的第2导电型基极层、设在第2导电型基极层上的第1导电型的第2半导体层、栅极绝缘膜、栅极电极、和第2主电极。栅极绝缘膜设在贯通第2导电型基极层而达到第1导电型基极层的沟槽的侧壁上,栅极电极设在沟槽内的栅极绝缘膜的内侧。上述第2半导体层的最大杂质浓度是上述第2导电型基极层的最大杂质浓度的10倍以内。
-
公开(公告)号:CN103811561A
公开(公告)日:2014-05-21
申请号:CN201310397395.9
申请日:2013-09-04
Applicant: 株式会社东芝
IPC: H01L29/868
CPC classification number: H01L27/0814 , H01L29/083 , H01L29/45 , H01L29/47 , H01L29/66136 , H01L29/7391 , H01L29/861 , H01L29/868 , H01L29/87
Abstract: 一种半导体装置,具备:第一电极;第一导电型的第一半导体层;比第一半导体层的杂质浓度低的第一导电型的第二半导体层;设置在第二半导体层的一部分上的第二导电型的第一半导体区域;与第一半导体区域相接的第二导电型的第二半导体区域;设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域;以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。
-
公开(公告)号:CN103681826A
公开(公告)日:2014-03-26
申请号:CN201310375789.4
申请日:2013-08-26
Applicant: 株式会社东芝
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7395 , H01L29/0696 , H01L29/66348 , H01L29/7397
Abstract: 本发明提供具备第1~第4半导体层及第1~第5电极的功率用半导体元件。第1电极具有第一面和第二面。第1半导体层设在第一面侧。第2半导体层设在第1半导体层之上,与第1半导体层相比杂质浓度高。第3半导体层设在第2半导体层之上。第4半导体层设在第3半导体层之上。第2电极与第4半导体层电连接。第3电极隔着绝缘膜设于第2及第3半导体层,上端位于第3半导体层,沿第1、第2半导体层的层叠方向延伸。第4电极隔着绝缘膜设于第2及第3半导体层,上端位于第3半导体层,沿层叠方向延伸,与第3电极并列。第5电极隔着绝缘膜而设在第3、第4电极之间,上端位于第3半导体层,沿第1、第2半导体层的层叠方向延伸,与第2电极电连接。
-
公开(公告)号:CN102403358A
公开(公告)日:2012-04-04
申请号:CN201110265504.2
申请日:2011-09-08
Applicant: 株式会社东芝
Inventor: 小仓常雄
IPC: H01L29/78 , H01L29/739 , H01L29/10
CPC classification number: H01L29/42356 , H01L29/0696 , H01L29/1095 , H01L29/41741 , H01L29/41766 , H01L29/66348 , H01L29/7397 , H01L29/7805 , H01L29/7813 , H01L29/7831
Abstract: 半导体装置具备:第一主电极、第一半导体层、第一导电型衬底层、第二导电型衬底层、第一导电型的第二半导体层、第二导电型的埋入层、埋入电极、栅绝缘膜、栅电极、以及第二主电极。埋入层选择性地设置在第一导电型衬底层中。埋入电极设置在贯通第二导电型衬底层而到达埋入层的沟槽的底部,与埋入层相接触。栅绝缘膜设置在比埋入电极靠上的沟槽的侧壁。栅电极设置在沟槽内的栅绝缘膜内侧。第二主电极设置在第二半导体层之上,与第二半导体层及埋入电极电连接。
-
公开(公告)号:CN1240104C
公开(公告)日:2006-02-01
申请号:CN99106655.3
申请日:1999-05-18
Applicant: 株式会社东芝
CPC classification number: H03K17/567 , H01L2224/0603 , H01L2224/48091 , H01L2224/48111 , H01L2224/4813 , H01L2224/48137 , H01L2224/4846 , H01L2224/49111 , H01L2224/49175 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/3011 , H03K17/12 , H03K17/127 , H01L2924/00014 , H01L2924/00
Abstract: 本发明的目的在于提高电流密度的稳定性,阻止电流集中和振荡,以实现可靠性的提高。本发明通过在关断时,在主电流移动至下降时间之前,将控制电极的电压下降至半导体元件的阈值电压Vth以下,提供在主电极间的电压上升前停止电子注入,可以提高电流密度的稳定性,阻止电流集中和振荡等来提高可靠性的半导体元件、及其驱动方法和驱动装置。
-
公开(公告)号:CN1236183A
公开(公告)日:1999-11-24
申请号:CN99106655.3
申请日:1999-05-18
Applicant: 株式会社东芝
IPC: H01L21/00
CPC classification number: H03K17/567 , H01L2224/0603 , H01L2224/48091 , H01L2224/48111 , H01L2224/4813 , H01L2224/48137 , H01L2224/4846 , H01L2224/49111 , H01L2224/49175 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/3011 , H03K17/12 , H03K17/127 , H01L2924/00014 , H01L2924/00
Abstract: 本发明的目的在于提高电流密度的稳定性,阻止电流集中和振荡,以实现可靠性的提高。本发明通过在关断时,在主电流移动至下降时间之前,将控制电极的电压下降至半导体元件的阈值电压Vth以下,提供在主电极间的电压上升前停止电子注入,可以提高电流密度的稳定性,阻止电流集中和振荡等来提高可靠性的半导体元件、及其驱动方法和驱动装置。
-
公开(公告)号:CN119317174A
公开(公告)日:2025-01-14
申请号:CN202411421402.9
申请日:2019-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 半导体装置具备:第1电极;第2电极,配置在与上述第1电极对置的位置;以及半导体部,设置在上述第1电极与上述第2电极之间,包括第1导电型的第1半导体层。上述半导体部还包括:设置在上述第1半导体层与上述第1电极之间的第2导电型的第2半导体层、及选择性地设置在上述第1半导体层中、并被配置在与上述第2半导体层分离的位置的第2导电型的第3半导体层。上述第1电极具有延伸部,该延伸部与上述第2半导体层电连接,贯穿上述第2半导体层地在朝向上述第2电极的第1方向上延伸,并与上述第3半导体层连接。
-
公开(公告)号:CN106531786B
公开(公告)日:2019-12-03
申请号:CN201610091497.1
申请日:2016-02-18
Applicant: 株式会社东芝
IPC: H01L29/739 , H01L23/485
Abstract: 实施方式的半导体装置具备:第1导电型的第1半导体区域,设置在第1电极与第2电极之间;第2导电型的第2半导体区域,设置在第1半导体区域与第2电极之间;多个第1连接区域,电连接于第2电极,在从第2电极朝向第1电极的第1方向上,从第2电极到达至第1半导体区域,且在与第1方向交叉的第2方向上并排;第1绝缘膜,设置在多个第1连接区域中的任一个连接区域与第2半导体区域及所述第1半导体区域之间;以及第2连接区域,设置在第2方向上相邻的第1连接区域之间,电连接于第2电极,且在第1方向上,从第2电极到达至第1半导体区域,或到达至第2半导体区域中。
-
-
-
-
-
-
-
-
-