公开(公告)号：CN1278412C

公开(公告)日：2006-10-04

申请号：CN02102371.9

申请日：2002-01-23

Applicant: 株式会社东芝

Inventor： 三宅英太郎 ,  远藤佳纪 ,  大村一郎 ,  土门知一

IPC: H01L23/02 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L23/051 ,  H01L24/90 ,  H01L25/072 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00

Abstract: 压触式半导体器件至少具备：在表面一侧具有第1主电极和控制电极，在背面一侧具有第2主电极的多个半导体元件；在表面上边配设多个半导体元件并电连到多个该半导体元件的第2主电极上的第2共用主电源板；配设在多个半导体元件的表面上边并电连到该多个半导体元件的第1主电极上的第1共用主电源板；配设在多个半导体元件之间，至少具备电连到控制电极上的控制信号布线层和电连到第1主电极上的主电流布线层的共用控制信号/主电流板；至少把主电流布线层和第1共用主电源板之间电连起来的导电性连接体；借助于弹力把主电流布线层和导电性连接体之间或者把第1共用主电源板和导电性连接体之间电连起来的导电性弹性体。

公开(公告)号：CN1367532A

公开(公告)日：2002-09-04

申请号：CN02102371.9

申请日：2002-01-23

Applicant: 株式会社东芝

Inventor： 三宅英太郎 ,  远藤佳纪 ,  大村一郎 ,  土门知一

IPC: H01L23/02 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L23/051 ,  H01L24/90 ,  H01L25/072 ,  H01L2924/01004 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00

Abstract: 压触式半导体器件至少具备:在表面一侧具有第1主电极和控制电极,在背面一侧具有第2主电极的多个半导体元件;在表面上边配设多个半导体元件并电连到多个该半导体元件的第2主电极上的第2共用主电源板;配设在多个半导体元件的表面上边并电连到该多个半导体元件的第1主电极上的第1共用主电源板;配设在多个半导体元件之间,至少具备电连到控制电极上的控制信号布线层和电连到第1主电极上的主电流布线层的共用控制信号/主电流板;至少把主电流布线层和第1共用主电源板之间电连起来的导电性连接体;借助于弹力把主电流布线层和导电性连接体之间或者把第1共用主电源板和导电性连接体之间电连起来的导电性弹性体。

公开(公告)号：CN1240104C

公开(公告)日：2006-02-01

申请号：CN99106655.3

申请日：1999-05-18

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  斋藤凉夫 ,  大桥弘通 ,  土门知一 ,  杉山公一 ,  西蒙·爱希尔 ,  小仓常雄 ,  A·J·迪阿斯 ,  J·M·J·福莱彻特 ,  S·B·洛斯克

IPC: H01L21/00 ,  H01L29/70

CPC classification number: H03K17/567 ,  H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/48111 ,  H01L2224/4813 ,  H01L2224/48137 ,  H01L2224/4846 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/3011 ,  H03K17/12 ,  H03K17/127 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明的目的在于提高电流密度的稳定性，阻止电流集中和振荡，以实现可靠性的提高。本发明通过在关断时，在主电流移动至下降时间之前，将控制电极的电压下降至半导体元件的阈值电压Vth以下，提供在主电极间的电压上升前停止电子注入，可以提高电流密度的稳定性，阻止电流集中和振荡等来提高可靠性的半导体元件、及其驱动方法和驱动装置。

公开(公告)号：CN1236183A

公开(公告)日：1999-11-24

申请号：CN99106655.3

申请日：1999-05-18

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  斋藤凉夫 ,  大桥弘通 ,  土门知一 ,  杉山公一 ,  西蒙·爱希尔 ,  小仓常雄

IPC: H01L21/00

CPC classification number: H03K17/567 ,  H01L2224/0603 ,  H01L2224/48091 ,  H01L2224/48111 ,  H01L2224/4813 ,  H01L2224/48137 ,  H01L2224/4846 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/3011 ,  H03K17/12 ,  H03K17/127 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明的目的在于提高电流密度的稳定性,阻止电流集中和振荡,以实现可靠性的提高。本发明通过在关断时,在主电流移动至下降时间之前,将控制电极的电压下降至半导体元件的阈值电压Vth以下,提供在主电极间的电压上升前停止电子注入,可以提高电流密度的稳定性,阻止电流集中和振荡等来提高可靠性的半导体元件、及其驱动方法和驱动装置。

公开(公告)号：CN1434505A

公开(公告)日：2003-08-06

申请号：CN03103324.5

申请日：2003-01-22

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  土门知一 ,  三宅英太郎

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L23/051 ,  H01L24/72 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/1301 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00

Abstract: 本发明提供一种具有高的最大截止电流且难以破坏的半导体器件。一种半导体器件，半导体芯片(10)通过缓冲板(40、50)而被压焊在上述第1主电极构件(30)的平坦面和上述第2主电极构件(20)的柱体(22)上面(21a)之间，半导体芯片(10)的栅极电极核电路布线基板的栅极信号布线图形通过栅极连接导体被电气连接，其特征在于，上述第2主电极构件(20)的柱体(22)和上述缓冲板(40)的接触区域、或者与该柱体相对置的上述第1主电极构件(30)的部分和上述缓冲板(40)的接触区域，其中的任一接触区域均小于上述第2主电极构件(20)侧的上述缓冲板(40)和上述半导体芯片(10)的接触区域。

公开(公告)号：CN1276505C

公开(公告)日：2006-09-20

申请号：CN03103324.5

申请日：2003-01-22

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  土门知一 ,  三宅英太郎

IPC: H01L23/12 ,  H01L23/48

CPC classification number: H01L23/051 ,  H01L24/72 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/1301 ,  H01L2924/13034 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00

Abstract: 本发明提供一种具有高的最大截止电流且难以破坏的半导体器件。一种半导体器件，半导体芯片(10)通过缓冲板(40、50)而被压焊在上述第1主电极构件(30)的平坦面和上述第2主电极构件(20)的柱体(22)上面(21a)之间，半导体芯片(10)的栅极电极核电路布线基板的栅极信号布线图形通过栅极连接导体被电气连接，其特征在于，上述第2主电极构件(20)的柱体(22)和上述缓冲板(40)的接触区域、或者与该柱体相对置的上述第1主电极构件(30)的部分和上述缓冲板(40)的接触区域，其中的任一接触区域均小于上述第2主电极构件(20)侧的上述缓冲板(40)和上述半导体芯片(10)的接触区域。