-
公开(公告)号：CN1367532A
公开(公告)日：2002-09-04
申请号：CN02102371.9
申请日：2002-01-23
Applicant: 株式会社东芝
CPC classification number: H01L23/051 , H01L24/90 , H01L25/072 , H01L2924/01004 , H01L2924/01013 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01042 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/181 , H01L2924/30107 , H01L2924/00
Abstract: 压触式半导体器件至少具备:在表面一侧具有第1主电极和控制电极,在背面一侧具有第2主电极的多个半导体元件;在表面上边配设多个半导体元件并电连到多个该半导体元件的第2主电极上的第2共用主电源板;配设在多个半导体元件的表面上边并电连到该多个半导体元件的第1主电极上的第1共用主电源板;配设在多个半导体元件之间,至少具备电连到控制电极上的控制信号布线层和电连到第1主电极上的主电流布线层的共用控制信号/主电流板;至少把主电流布线层和第1共用主电源板之间电连起来的导电性连接体;借助于弹力把主电流布线层和导电性连接体之间或者把第1共用主电源板和导电性连接体之间电连起来的导电性弹性体。
-
公开(公告)号：CN117747567A
公开(公告)日：2024-03-22
申请号：CN202310134235.9
申请日：2023-02-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L23/48 , H01L23/488 , H01L23/31 , H01L21/60
Abstract: 实施方式提供能够扩大芯片上的有源区的半导体装置。实施方式的半导体装置具备：芯片；以及栅极电极，与设置于所述芯片上的栅极电极焊盘连接，所述栅极电极包括：外部露出部，具有与密封树脂的外部露出面共面的外部露出面；以及栅极电极焊盘连接部，与所述外部露出部相连，与所述栅极电极焊盘连接。所述栅极电极焊盘连接部具有被夹在所述栅极电极焊盘与所述密封树脂的一部分之间的部分。
-
公开(公告)号：CN110911379A
公开(公告)日：2020-03-24
申请号：CN201811539694.0
申请日：2018-12-17
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L23/498 , H01L23/482 , H01L25/18
Abstract: 本发明的实施方式提供电感较低的端子板以及半导体装置。实施方式的端子板具备：第一端子部、第二端子部、设于第一端子部以及第二端子部的斜上方的第一布线部、设于第一端子部与第一布线部之间并将第一端子部与第一布线部连接的第一连接部、设于第二端子部与第一布线部之间并将第二端子部与第一布线部连接的第二连接部、设于第一端子部以及第二端子部的斜上方的第二布线部、设于第一端子部与第二布线部之间并将第一端子部与第二布线部连接的第三连接部、设于第二端子部与第二布线部之间并将第二端子部与第二布线部的第四连接部、以及设于第二布线部的上方并连接于第二布线部且具有孔的第三端子部。
-
公开(公告)号：CN103021992A
公开(公告)日：2013-04-03
申请号：CN201210315128.8
申请日：2012-08-30
Applicant: 株式会社东芝
Inventor： 三宅英太郎
IPC: H01L23/495 , H01L21/67
CPC classification number: H05K1/111 , H01L21/56 , H01L21/565 , H01L23/49503 , H01L23/49541 , H01L23/49544 , H01L23/49551 , H01L24/45 , H01L24/78 , H01L24/97 , H01L2224/45015 , H01L2224/45124 , H01L2224/48247 , H01L2224/78301 , H01L2924/00014 , H01L2924/181 , H01L2924/00 , H01L2924/2076
Abstract: 本发明提供一种引线框架、半导体制造装置以及半导体装置，尺寸精度得到提高，该引线框架包括：裸片焊盘，具有放置半导体芯片的载置面；多个引线，具有内引线和外引线；以及连接构件，从裸片焊盘延伸到多个引线的两个端侧，以使内引线的端部位于载置面的上部的方式将裸片焊盘与多个引线连接。
-
公开(公告)号：CN1434505A
公开(公告)日：2003-08-06
申请号：CN03103324.5
申请日：2003-01-22
Applicant: 株式会社东芝
CPC classification number: H01L23/051 , H01L24/72 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/0101 , H01L2924/01013 , H01L2924/01015 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01042 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/1301 , H01L2924/13034 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30107 , H01L2924/00
Abstract: 本发明提供一种具有高的最大截止电流且难以破坏的半导体器件。一种半导体器件，半导体芯片(10)通过缓冲板(40、50)而被压焊在上述第1主电极构件(30)的平坦面和上述第2主电极构件(20)的柱体(22)上面(21a)之间，半导体芯片(10)的栅极电极核电路布线基板的栅极信号布线图形通过栅极连接导体被电气连接，其特征在于，上述第2主电极构件(20)的柱体(22)和上述缓冲板(40)的接触区域、或者与该柱体相对置的上述第1主电极构件(30)的部分和上述缓冲板(40)的接触区域，其中的任一接触区域均小于上述第2主电极构件(20)侧的上述缓冲板(40)和上述半导体芯片(10)的接触区域。
-
Patent Agency Ranking
公开(公告)号：CN119361546A
公开(公告)日：2025-01-24
申请号：CN202410213241.8
申请日：2024-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 三宅英太郎
IPC: H01L23/367 , H02M1/00
Abstract: 实施方式提供提高散热性能的半导体装置。实施方式的半导体装置包含第一基板、第二基板、芯片、及隔件。第二基板与第一基板对置地设置。芯片设于第一基板上并且第一基板与第二基板之间。隔件设于芯片上，将芯片与第二基板连接。隔件的与第二基板相接的第二部分的面积大于与芯片相接的第一部分的面积。
-
公开(公告)号：CN111725189A
公开(公告)日：2020-09-29
申请号：CN201910536336.2
申请日：2019-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种半导体装置，具备：主基板；第1、第2基板；设置在第1基板上的具有第1～3平面部的第1～3电极部件；具有第1和第2电极的第1半导体元件；具有第3和第4电极的第2半导体元件；将第2电极与第2电极部件电连接的第1布线；将第4电极与第3电极部件电连接的第2布线；设置在第2基板上的具有第4～6平面部的第4～6电极部件；具有第5和第6电极的第3半导体元件；具有第7和第8电极的第4半导体元件；将第6电极与第5电极部件电连接的第3布线；将第8电极与第6电极部件电连接的第4布线；与第1、第4平面部、直流电源连接的第1端子板；与第2、第5平面部连接的第2端子板；与第3、第6平面部、直流电源连接的第3端子板。
-
公开(公告)号：CN1276505C
公开(公告)日：2006-09-20
申请号：CN03103324.5
申请日：2003-01-22
Applicant: 株式会社东芝
CPC classification number: H01L23/051 , H01L24/72 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/0101 , H01L2924/01013 , H01L2924/01015 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01042 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/1301 , H01L2924/13034 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30107 , H01L2924/00
Abstract: 本发明提供一种具有高的最大截止电流且难以破坏的半导体器件。一种半导体器件，半导体芯片(10)通过缓冲板(40、50)而被压焊在上述第1主电极构件(30)的平坦面和上述第2主电极构件(20)的柱体(22)上面(21a)之间，半导体芯片(10)的栅极电极核电路布线基板的栅极信号布线图形通过栅极连接导体被电气连接，其特征在于，上述第2主电极构件(20)的柱体(22)和上述缓冲板(40)的接触区域、或者与该柱体相对置的上述第1主电极构件(30)的部分和上述缓冲板(40)的接触区域，其中的任一接触区域均小于上述第2主电极构件(20)侧的上述缓冲板(40)和上述半导体芯片(10)的接触区域。
-
公开(公告)号：CN203932036U
公开(公告)日：2014-11-05
申请号：CN201320865003.2
申请日：2013-12-26
Applicant: 株式会社东芝
CPC classification number: H01L23/053 , H01L23/24 , H01L2224/48091 , H01L2924/1305 , H01L2924/13055 , H01L2924/00014 , H01L2924/00
Abstract: 本实用新型提供能够避免与能够用作螺母插入孔的孔相邻的壁发生破损的半导体装置零件以及半导体装置。根据一实施方式，半导体装置零件具备具有能够用作螺母插入孔的第一孔的第一部分、以及具有隔着壁与所述第一孔相邻的第二孔的第二部分。另外，所述第一孔具有与所述壁面对的第一面、与所述第一面相接的第二面、与所述第二面相接的第三面、与所述第三面相接且与所述第一面相对的第四面、与所述第四面相接且与所述第二面相对的第五面、以及与所述第五面和所述第一面相接且与所述第三面相对的第六面。另外，所述第一面与所述第四面的距离长于所述第二面与所述第五面的距离以及所述第三面与所述第六面的距离。
-
公开(公告)号：CN203932040U
公开(公告)日：2014-11-05
申请号：CN201320877880.1
申请日：2013-12-27
Applicant: 株式会社东芝
Inventor： 三宅英太郎
Abstract: 本实用新型提供能够容易连接彼此不平行的外部端子与安装基板的半导体装置零件、半导体装置以及半导体装置端子。根据一实施方式，半导体装置零件具备：安装基板；第一连接端子，配置在所述安装基板上，具有沿着第一方向延伸的形状，包含与所述第一方向垂直的截面形状为U字形的第一U字部；第二连接端子，在所述安装基板上与所述第一连接端子相邻配置，具有沿着不与所述第一方向平行的第二方向延伸的形状，包含与所述第二方向垂直的截面形状为U字形的第二U字部。另外，所述第一连接端子配置为，所述第一U字部的U字形的底部位于所述第二连接端子侧。另外，所述第二连接端子配置为，所述第二U字部的U字形的底部位于所述第一连接端子侧。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.016 seconds)
