公开(公告)号：CN101785096A

公开(公告)日：2010-07-21

申请号：CN200980100120.6

申请日：2009-02-24

Applicant: 松下电器产业株式会社

Inventor： 池上智朗 ,  西村英敏 ,  中西和幸

IPC: H01L21/82 ,  G03F1/08

CPC classification number: H01L27/0207 ,  H01L27/11807

Abstract: 本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式，配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面，扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。

公开(公告)号：CN101743633A

公开(公告)日：2010-06-16

申请号：CN200980000543.0

申请日：2009-02-24

Applicant: 松下电器产业株式会社

Inventor： 西村英敏 ,  新保宏幸 ,  当房哲朗 ,  谷口博树 ,  米田寿子

IPC: H01L21/82 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L27/0207 ,  H01L23/522 ,  H01L23/5286 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路的布局构造，可以不增加OPC校正的数据量和处理时间，就使接近单元分界的金属布线的变细或断线防止于未然。在沿第1方向配置的电源布线(m1)与接地布线(m2)所夹的区域，第1和第2单元被邻接配置在第1方向上，它们各自具有实现电路功能的晶体管和单元内布线。在第1和第2单元的分界部，以不使电源布线(m1)与接地布线(m2)短路的方式，配置有在与第1方向正交的第2方向上延伸的金属布线(d2)。

公开(公告)号：CN101281906A

公开(公告)日：2008-10-08

申请号：CN200810091823.4

申请日：2008-04-03

Applicant: 松下电器产业株式会社

Inventor： 尾添律子 ,  谷口博树 ,  西村英敏 ,  田丸雅规 ,  近藤英明

IPC: H01L27/02 ,  H01L23/528

CPC classification number: H01L27/11807 ,  H01L27/0207

Abstract: 本发明提供一种标准单元，其中，信号布线(11)沿第一方向延伸。信号布线(12、13)沿实质上与第一方向垂直的第二方向延伸，且隔着信号布线(11)而对置。并且，信号布线(12、13)的布线宽度比信号布线(11)的布线宽度大。由此，对被布线端夹持的信号布线，防止由细部引起的断线，实现器件的制造成品率的提高。

公开(公告)号：CN1184743C

公开(公告)日：2005-01-12

申请号：CN02126870.3

申请日：2002-07-16

Applicant: 松下电器产业株式会社

Inventor： 西村英敏 ,  祗园雅弘 ,  生驹平治 ,  野尻尚纪

IPC: H03K19/0948 ,  H03K19/00 ,  H03K19/0185

CPC classification number: H03K3/012 ,  H03K3/356113

Abstract: 本发明旨在提供这样的电平移动电路，即使低压信号的电压电平降低时，该电路也可稳定输出经电平变换的信号。为此，在数字信号在N沟道晶体管15、16源极处输入的CMOS电平移动电路中，N沟道晶体管15、16的栅极处被输入偏置电压Vref，该偏置电压Vref，高于数字信号的高电平电压，但低于数字信号的高电平电压加上N沟道晶体管15、16的阈值电压后的值。本发明提供一种设有第一N沟道晶体管、第二N沟道晶体管、第一P沟道晶体管以及第二P沟道晶体管的CMOS电平移动电路，其中第一N沟道晶体管的衬底电极与第二N沟道晶体管的衬底电极上所加的电压之一或它们二者低于接地电压。

公开(公告)号：CN103890929A

公开(公告)日：2014-06-25

申请号：CN201180074485.3

申请日：2011-10-31

Applicant: 松下电器产业株式会社

Inventor： 林幸太郎 ,  西村英敏

IPC: H01L21/82

CPC classification number: H01L27/0928 ,  G06F17/5068 ,  H01L27/0207 ,  H01L27/11807

Abstract: 本发明提供一种半导体集成电路装置，其中，第二单元(CL2)与具有基准单元高度的N倍(N为2以上的整数)的单元高度的第一单元(CL1)在单元宽度方向上邻接。在第二单元(CL2)的供电用金属布线(101)之下形成由杂质扩散区域形成的扩散布线(102)。第一单元(CL1)具有以横跨金属布线(101)的单元宽度方向上的延长区域的方式与扩散布线(102)相对置形成的晶体管扩散区域(D_MP23)。扩散布线(102)在单元宽度方向上与单元边界(BL1)相间隔地配置。

公开(公告)号：CN101960583A

公开(公告)日：2011-01-26

申请号：CN201080001136.4

申请日：2010-01-14

Applicant: 松下电器产业株式会社

Inventor： 一柳美和 ,  上原裕之 ,  西村英敏

IPC: H01L21/82 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/822 ,  H01L23/52 ,  H01L27/04

CPC classification number: H01L23/481 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，其中，布线(1)具有：弯折部(2)、从弯折部(2)向X方向延伸的第1布线区域(1a)、从弯折部(2)向Y方向延伸的第2布线区域(1b)。在布线(1)的下方形成通孔(3)。在第1布线区域(1a)中，以不与弯折部(2)的区域重叠的方式形成通孔(3)，其X方向的长度(x)比Y方向的长度(y)长，Y方向上的两端与第1布线区域(1a)的Y方向上的两端重叠。