-
公开(公告)号：CN110676185A
公开(公告)日：2020-01-10
申请号：CN201910865330.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种细节距BGA新型封装结构与滤波电容设计方法，其特征在于，包括以下步骤：（1）、设计BGA封装基板正面安装滤波电容；（2）、设计BGA封装引脚分配；（3）、设计封装基板背面的滤波电容布设区域。采用本新型BGA封装结构与滤波电容设计方法，解决了因细节距BGA封装焊球高度受限带来的封装电容布局难题，为细节距BGA封装增加了封装背面电容，有效降低了封装电源分配系统电源阻抗特性，达到提高封装电源完整性的目的。
-
公开(公告)号：CN110601168A
公开(公告)日：2019-12-20
申请号：CN201910851010.9
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: H02J1/10
Abstract: 本发明公开了一种大功率高可靠高压直流供电系统，包括：至少两个的市电单元；至少两个的整流柜，所述市电单元与所述整流柜一一对应，所述市电单元与所述整流柜的交流输入端连接；直流配出柜，包括直流母排，所述直流母排与至少两个所述整流柜的直流输出端连接；电池组，与所述直流母排连接。本发明能够满足大功率负载供电、供电可靠性高、占地面积小且建设和维护成本低。
-
公开(公告)号：CN103037614B
公开(公告)日：2015-10-07
申请号：CN201110300236.3
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种提高高速背板串扰性能的背板及其设计方法，所述设计方法包括：提供印制背板，在所述印制背板上形成多个布线层，对每一层布线层依次形成多个差分信号孔，以及在差分信号孔间布设差分信号线；将多组背板连接器安装到形成有多个布线层的印制背板上，将各背板连接器的针脚通过差分信号孔与差分信号孔对应的差分信号线相连接，将相同端口类型的背板连接器的针脚分配安装至一层或多层布线层上的差分信号线同侧的差分信号孔。本发明的背板及其设计方法，实现了每一层布线层上的顺流布线，保证了每一层布线层上的信号流动方向一致，从而有效地避免了高速信号在同层差分信号线之间的串扰，提高了高速信号的完整性，满足了对高速背板的串扰性能要求。
-
公开(公告)号：CN102890961B
公开(公告)日：2015-08-12
申请号：CN201210372431.1
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G11C11/413
Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。
-
公开(公告)号：CN102821575B
公开(公告)日：2014-12-24
申请号：CN201210324820.7
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H05K7/10
Abstract: 本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括：第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母板。将第一插件板的第一芯片的第一安装位置至与第一背板连接器的第一连接位置之间的差分印制线，划分成多个第一插件板印制线段；并且从第一安装位置向第一连接位置的方向依次减小多个第一插件板印制线段的阻抗。将第二插件板的第二芯片的安装位置至与第二背板连接器的连接位置之间的差分印制线，划分成多个第二插件板印制线段；并且从第二安装位置向第二连接位置的方向依次减小多个第二插件板印制线段的阻抗。
-
Patent Agency Ranking
公开(公告)号：CN102890961A
公开(公告)日：2013-01-23
申请号：CN201210372431.1
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G11C11/413
Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。
-
公开(公告)号：CN102821575A
公开(公告)日：2012-12-12
申请号：CN201210324820.7
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H05K7/10
Abstract: 本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括：第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母板。将第一插件板的第一芯片的第一安装位置至与第一背板连接器的第一连接位置之间的差分印制线，划分成多个第一插件板印制线段；并且从第一安装位置向第一连接位置的方向依次减小多个第一插件板印制线段的阻抗。将第二插件板的第二芯片的安装位置至与第二背板连接器的连接位置之间的差分印制线，划分成多个第二插件板印制线段；并且从第二安装位置向第二连接位置的方向依次减小多个第二插件板印制线段的阻抗。
-
公开(公告)号：CN110727631B
公开(公告)日：2023-08-08
申请号：CN201910863825.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/08
Abstract: 本发明公开了一种基于双中板正交与非正交异构互连的H型组装方法。包括将左中板、右中板垂直放置并且将左中板、右中板的一端相互靠近，使左中板、右中板能够形成一个面；在左中板前后两侧面中远离右中板的一侧与右中板前后两侧面中远离左中板的一侧分别水平等数量放置节点插件；在左中板、右中板相互靠近处的一侧面上水平放置若干水平交换插件，使水平交换插件能够同时与左中板、右中板连接，在左中板、右中板相互靠近处的另一侧面上垂直放置若干垂直交换插件，使左中板、右中板上均设置有垂直交换插件。本发明提高节点与交换芯片组装密度，降低节点与交换芯片互连传输距离，提高了互连速率。
-
公开(公告)号：CN113361227B
公开(公告)日：2022-11-15
申请号：CN202110692443.1
申请日：2021-06-22
Applicant: 无锡江南计算技术研究所
IPC: G06F30/398 , G06F115/12
Abstract: 本发明提供一种封装与印制板级分布式电源压降仿真方法，属于电源完整性设计技术领域。该封装与印制板级分布式电源压降仿真方法包括如下步骤：S1：将芯片划分为多个功能分区；S2：将每个功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种；S3：将一级电流源备选网格按照集总仿真方式设置电流源，对一级电流源备选网格开展初次仿真并获取一级电流源备选网格的平均电流IAVE分界线；S4：根据平均电流IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源；将二级电流源备选网格按照常规仿真方式设置电流源；对芯片执行最终仿真，得到最终直流压降仿真结果。本发明解决单体电流源内部等电势问题。
-
公开(公告)号：CN113641550A
公开(公告)日：2021-11-12
申请号：CN202110665322.8
申请日：2021-06-16
Applicant: 无锡江南计算技术研究所
IPC: G06F11/30 , G06F11/32 , G06F1/26 , G06F1/3206 , G06F1/3234
Abstract: 本发明公开了一种处理器功耗管控方法及装置，包括实时检测处理器的参数，将所述参数发送至维管系统，所述参数包括电流、电压和功耗数据；当检测到功耗数据超过报警阈值时，拉低硬件中断信号，触发所述维管系统的调压功能；当检测到功耗数据超过调压阈值时，所述维管系统发送调节指令至多相供电系统，对输出电压进行调节。本发明可以实现对处理器实际运行功耗的实时检测、当功耗超过设定阈值时则给出中断报警信号，触发维管系统对处理器的功耗进行介入管控。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.03 seconds)
