-
公开(公告)号：CN101131867B
公开(公告)日：2012-07-18
申请号：CN200710141754.9
申请日：2007-08-21
Applicant: 尔必达存储器股份有限公司
IPC: G11C11/407 , G11C11/4063 , G11C11/4076
CPC classification number: H03F1/56 , H03F2200/366 , H03F2200/453 , H03F2200/456
Abstract: 一种校准电路，包含第一副本缓冲器和第二副本缓冲器，第一副本缓冲器具有与组成输出缓冲器的上拉电路实质相同的电路配置，而第二副本缓冲器具有与组成输出缓冲器的下拉电路实质相同的电路配置。当发出第一校准命令ZQCS时，激活控制信号ACT1或ACT2，并实行第一副本缓冲器或第二副本缓冲器的校准操作。当发出第二校准命令ZQCL时，激活控制信号ACT1、ACT2，并实行第一副本缓冲器和第二副本缓冲器的校准操作。
-
公开(公告)号：CN1968014B
公开(公告)日：2010-05-19
申请号：CN200610163591.X
申请日：2006-10-17
Applicant: 尔必达存储器股份有限公司
IPC: H03H11/28 , H03H11/40 , H03K19/00 , H03K19/0175 , H03K17/687 , G11C11/34
CPC classification number: H04L25/0278 , H04L25/12
Abstract: 一种校准电路，每次转换阻抗调整用代码，都使阻抗调整用晶体管一起变成非活性。通过使阻抗调整用晶体管一起变为非活性而返回到初始设定电位后，根据阻抗调整用代码转换晶体管的状态。晶体管转换时，从初始设定电位通过起动转换时不会发生噪声。因为不发生噪声，比较器总是进行稳定的比较判定，得到能稳定输出。
-
公开(公告)号：CN100541660C
公开(公告)日：2009-09-16
申请号：CN200610142862.3
申请日：2006-10-30
Applicant: 尔必达存储器股份有限公司
IPC: G11C11/4063
CPC classification number: H01L27/105 , G11C5/025 , G11C11/4097
Abstract: 公开了一种半导体存储器件，包括：存储单元阵列块；以及与存储单元阵列块沿第一方向排列的电路区。电路区包括第一区以及与第一区沿第一方向排列的第二区。第一区配置有在与第一方向垂直的第二方向对准的第一电路和第二电路。第二区配置有在第二方向对准的多个第三电路。
-
公开(公告)号：CN100421229C
公开(公告)日：2008-09-24
申请号：CN200610139613.9
申请日：2006-09-26
Applicant: 尔必达存储器股份有限公司
IPC: H01L21/60 , H01L23/48 , H01L23/498
CPC classification number: H01L23/50 , H01L2924/0002 , H01L2924/00
Abstract: 公开了一种制造半导体器件的方法，所述半导体器件包括基板、半导体芯片和多个端子。该方法包括准备包括绝缘体的基板，所述绝缘体与绝缘体上的多个信号线路、与多个信号线路有关的多个电源线路和与多个信号线路有关的多个地线线路根据预定布局一同形成。多个线路组中的每一个包括一个电源线路、一个地线线路和排列于这一个电源线路与这一个地线线路之间的一个信号线路。多个线路组中的每一个与多个线路组中相邻的线路组共享电源线路和地线线路中任意一个。
-
公开(公告)号：CN1933016A
公开(公告)日：2007-03-21
申请号：CN200610154020.X
申请日：2006-09-15
Applicant: 尔必达存储器股份有限公司
Inventor： 藤泽宏树
IPC: G11C7/10
CPC classification number: G11C7/1051 , G11C7/1012 , G11C7/1039 , G11C7/106 , G11C7/1066 , G11C7/1069 , G11C11/4096 , G11C2207/107
Abstract: 本发明的半导体存储装置，具有对应于读命令预取存储器阵列中所保持的给定位数的数据，与内部时钟同步，将所预取的数据的L位部分并行传送给内部总线的传送控制电路，以及包含有分别保持从内部总线所输入的L位的各个位的L个FIFO缓存，与外部时钟同步，从L个FIFO缓存的各个中按照输入顺序取出保持数据，串行传送到外部的输出缓存电路，L个FIFO缓存的每一个分别具有依次锁存所输入的M位的数据的M位锁存电路，和依次锁存所输入的N(N＞M)位的数据的N位锁存电路，能够有选择地切换M位锁存电路的路径与N位电路的路径。
-
Patent Agency Ranking
公开(公告)号：CN1808902A
公开(公告)日：2006-07-26
申请号：CN200610003624.4
申请日：2006-01-09
Applicant: 尔必达存储器股份有限公司
Inventor： 藤泽宏树
IPC: H03K19/0175 , H03K19/0185
CPC classification number: H03H11/28 , G01R31/31713 , G11C11/4093 , G11C29/02 , G11C29/022 , G11C29/028 , G11C29/50008 , H03K19/0005
Abstract: 公开了一种输出电路、半导体器件和调整输出电路的特性的方法，以减小校准输出电路所需的电路规模，以及减少校准操作所需的时间，本发明包括与数据引脚相连的第一输出缓冲器和第二输出缓冲器、以及与校准引脚相连的校准电路。第一输出缓冲器和第二输出缓冲器包括多个单位缓冲器。单位缓冲器彼此具有相同的电路结构。利用此结构，可以利用校准电路，根据校准操作，共同设置第一输出缓冲器和第二输出缓冲器的阻抗。结果，可以减小校准操作所需的电路规模和校准操作所需的时间。
-
公开(公告)号：CN101131868B
公开(公告)日：2012-07-04
申请号：CN200710146939.9
申请日：2007-08-21
Applicant: 尔必达存储器股份有限公司
Inventor： 藤泽宏树
IPC: G11C11/4076 , G11C11/4063 , G11C11/407
CPC classification number: G11C8/18 , G11C7/1072 , G11C7/22 , G11C11/4076
Abstract: 一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令MDRDT被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和选择输出门的选择动作之间转换的计数器，并且计数器与内部时钟脉冲LCLK同步地输出二进制格式计数值。由于二进制格式的计数器以这种方式被使用，所以计数值本身不会造成差错。
-
公开(公告)号：CN1808902B
公开(公告)日：2011-05-04
申请号：CN200610003624.4
申请日：2006-01-09
Applicant: 尔必达存储器股份有限公司
Inventor： 藤泽宏树
IPC: H03K19/0175 , H03K19/0185
CPC classification number: H03H11/28 , G01R31/31713 , G11C11/4093 , G11C29/02 , G11C29/022 , G11C29/028 , G11C29/50008 , H03K19/0005
Abstract: 公开了一种输出电路、半导体器件和调整输出电路的特性的方法，以减小校准输出电路所需的电路规模，以及减少校准操作所需的时间，本发明包括与数据引脚相连的第一输出缓冲器和第二输出缓冲器、以及与校准引脚相连的校准电路。第一输出缓冲器和第二输出缓冲器包括多个单位缓冲器。单位缓冲器彼此具有相同的电路结构。利用此结构，可以利用校准电路，根据校准操作，共同设置第一输出缓冲器和第二输出缓冲器的阻抗。结果，可以减小校准操作所需的电路规模和校准操作所需的时间。
-
公开(公告)号：CN1967716B
公开(公告)日：2010-05-19
申请号：CN200610148589.5
申请日：2006-11-15
Applicant: 尔必达存储器股份有限公司
IPC: G11C11/406 , G11C11/4076 , G11C11/4091 , G11C7/06
CPC classification number: G11C29/02 , G11C7/1051 , G11C7/106 , G11C7/1066 , G11C7/22 , G11C7/222 , G11C29/026 , G11C29/028 , G11C29/50012
Abstract: 本申请涉及半导体存储器件。具体地，本申请公开了一种配置来根据具有时钟周期的时钟信号，延迟输入信号的半导体存储器件。半导体存储器件包括参考信号发生器和延迟电路。配置参考信号发生器，以根据时钟信号产生参考信号。参考信号指示代表时钟周期的参考延迟时间。配置延迟电路，以根据参考信号，将输入信号延迟时间，产生延迟信号。通过用正整数乘以参考延迟时间，可获得延迟时间。通过本发明，提供了一种更稳定地产生延迟了延迟时间的延迟信号的半导体存储器件。本发明可广泛应用于半导体存储器件领域。
-
公开(公告)号：CN101131868A
公开(公告)日：2008-02-27
申请号：CN200710146939.9
申请日：2007-08-21
Applicant: 尔必达存储器股份有限公司
Inventor： 藤泽宏树
IPC: G11C11/4076 , G11C11/4063 , G11C11/407
CPC classification number: G11C8/18 , G11C7/1072 , G11C7/22 , G11C11/4076
Abstract: 一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型FIFO电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令MDRDT被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和选择输出门的选择动作之间转换的计数器，并且计数器与内部时钟脉冲LCLK同步地输出二进制格式计数值。由于二进制格式的计数器以这种方式被使用，所以计数值本身不会造成差错。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.024 seconds)
