-
公开(公告)号：CN101221808A
公开(公告)日：2008-07-16
申请号：CN200810002051.2
申请日：2008-01-09
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4091 , G11C11/4096
CPC classification number: G11C11/4091 , H01L27/10897
Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。
-
Patent Agency Ranking
公开(公告)号：CN1959844A
公开(公告)日：2007-05-09
申请号：CN200610142862.3
申请日：2006-10-30
Applicant: 尔必达存储器股份有限公司
IPC: G11C11/4063
CPC classification number: H01L27/105 , G11C5/025 , G11C11/4097
Abstract: 公开了一种半导体存储器件，包括：存储单元阵列块；以及与存储单元阵列块沿第一方向排列的电路区。电路区包括第一区以及与第一区沿第一方向排列的第二区。第一区配置有在与第一方向垂直的第二方向对准的第一电路和第二电路。第二区配置有在第二方向对准的多个第三电路。
-
公开(公告)号：CN101740114B
公开(公告)日：2013-02-20
申请号：CN200910251217.9
申请日：2008-01-09
Applicant: 尔必达存储器股份有限公司
IPC: G11C11/4063 , G11C11/4091
CPC classification number: G11C11/4091 , H01L27/10897
Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。
-
公开(公告)号：CN101740114A
公开(公告)日：2010-06-16
申请号：CN200910251217.9
申请日：2008-01-09
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4063 , G11C11/4091
CPC classification number: G11C11/4091 , H01L27/10897
Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。
-
公开(公告)号：CN100541660C
公开(公告)日：2009-09-16
申请号：CN200610142862.3
申请日：2006-10-30
Applicant: 尔必达存储器股份有限公司
IPC: G11C11/4063
CPC classification number: H01L27/105 , G11C5/025 , G11C11/4097
Abstract: 公开了一种半导体存储器件，包括：存储单元阵列块；以及与存储单元阵列块沿第一方向排列的电路区。电路区包括第一区以及与第一区沿第一方向排列的第二区。第一区配置有在与第一方向垂直的第二方向对准的第一电路和第二电路。第二区配置有在第二方向对准的多个第三电路。
-
公开(公告)号：CN101221808B
公开(公告)日：2010-06-02
申请号：CN200810002051.2
申请日：2008-01-09
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4091 , G11C11/4096
CPC classification number: G11C11/4091 , H01L27/10897
Abstract: 本发明提供兼顾了高集成、低功耗高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于，沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外，先驱动多个下拉电路中晶体管常数大的下拉电路，然后激活另一个下拉电路和上拉电路来进行读出。此外，数据线和先驱动的下拉电路由NMOS晶体管连接，通过激活、不激活上述NMOS晶体管，来控制上述下拉电路的激活、非激活。
-
-
-
-
-
Search Results
6
records
(took 0.025 seconds)
