公开(公告)号：CN101131867A

公开(公告)日：2008-02-27

申请号：CN200710141754.9

申请日：2007-08-21

Applicant: 尔必达存储器股份有限公司

Inventor： 余公秀之 ,  藤泽宏树

IPC: G11C11/407 ,  G11C11/4063 ,  G11C11/4076

CPC classification number: H03F1/56 ,  H03F2200/366 ,  H03F2200/453 ,  H03F2200/456

Abstract: 一种校准电路，包含第一副本缓冲器和第二副本缓冲器，第一副本缓冲器具有与组成输出缓冲器的上拉电路实质相同的电路配置，而第二副本缓冲器具有与组成输出缓冲器的下拉电路实质相同的电路配置。当发出第一校准命令ZQCS时，激活控制信号ACT1或ACT2，并实行第一副本缓冲器或第二副本缓冲器的校准操作。当发出第二校准命令ZQCL时，激活控制信号ACT1、ACT2，并实行第一副本缓冲器和第二副本缓冲器的校准操作。

公开(公告)号：CN100593905C

公开(公告)日：2010-03-10

申请号：CN200610137452.X

申请日：2006-10-25

Applicant: 尔必达存储器股份有限公司

Inventor： 中村正行 ,  余公秀之

IPC: H03H11/28 ,  H03K19/00 ,  G06F13/38

CPC classification number: H04L25/0278 ,  G11C7/1051 ,  G11C7/1057 ,  G11C2207/2254

Abstract: 从与ZQ定标命令不同的来自外部的命令内部生成ZQ定标命令，自动追加实施ZQ定标动作。从输入的命令到下一命令输入的间隔，确保ZQ定标期间。作为该命令，希望是自更新命令。追加ZQ定标动作，ZQ定标间隔缩短，能取得能进行更正确的ZQ定标动作的ZQ定标电路。

公开(公告)号：CN1968014A

公开(公告)日：2007-05-23

申请号：CN200610163591.X

申请日：2006-10-17

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树 ,  余公秀之

IPC: H03H11/28 ,  H03H11/40 ,  H03K19/00 ,  H03K19/0175 ,  H03K17/687 ,  G11C11/34

CPC classification number: H04L25/0278 ,  H04L25/12

Abstract: 一种校准电路，每次转换阻抗调整用代码，都使阻抗调整用晶体管一起变成非活性。通过使阻抗调整用晶体管一起变为非活性而返回到初始设定电位后，根据阻抗调整用代码转换晶体管的状态。晶体管转换时，从初始设定电位通过起动转换时不会发生噪声。因为不发生噪声，比较器总是进行稳定的比较判定，得到能稳定输出。

公开(公告)号：CN1956326A

公开(公告)日：2007-05-02

申请号：CN200610137452.X

申请日：2006-10-25

Applicant: 尔必达存储器股份有限公司

Inventor： 中村正行 ,  余公秀之

IPC: H03H11/28 ,  H03K19/00 ,  G06F13/38

CPC classification number: H04L25/0278 ,  G11C7/1051 ,  G11C7/1057 ,  G11C2207/2254

Abstract: 从与ZQ定标命令不同的来自外部的命令内部生成ZQ定标命令，自动追加实施ZQ定标动作。从输入的命令到下一命令输入的间隔，确保ZQ定标期间。作为该命令，希望是自更新命令。追加ZQ定标动作，ZQ定标间隔缩短，能取得能进行更正确的ZQ定标动作的ZQ定标电路。

公开(公告)号：CN101131867B

公开(公告)日：2012-07-18

申请号：CN200710141754.9

申请日：2007-08-21

Applicant: 尔必达存储器股份有限公司

Inventor： 余公秀之 ,  藤泽宏树

IPC: G11C11/407 ,  G11C11/4063 ,  G11C11/4076

CPC classification number: H03F1/56 ,  H03F2200/366 ,  H03F2200/453 ,  H03F2200/456

Abstract: 一种校准电路，包含第一副本缓冲器和第二副本缓冲器，第一副本缓冲器具有与组成输出缓冲器的上拉电路实质相同的电路配置，而第二副本缓冲器具有与组成输出缓冲器的下拉电路实质相同的电路配置。当发出第一校准命令ZQCS时，激活控制信号ACT1或ACT2，并实行第一副本缓冲器或第二副本缓冲器的校准操作。当发出第二校准命令ZQCL时，激活控制信号ACT1、ACT2，并实行第一副本缓冲器和第二副本缓冲器的校准操作。

公开(公告)号：CN1968014B

公开(公告)日：2010-05-19

申请号：CN200610163591.X

申请日：2006-10-17

Applicant: 尔必达存储器股份有限公司

Inventor： 藤泽宏树 ,  余公秀之

IPC: H03H11/28 ,  H03H11/40 ,  H03K19/00 ,  H03K19/0175 ,  H03K17/687 ,  G11C11/34

CPC classification number: H04L25/0278 ,  H04L25/12

Abstract: 一种校准电路，每次转换阻抗调整用代码，都使阻抗调整用晶体管一起变成非活性。通过使阻抗调整用晶体管一起变为非活性而返回到初始设定电位后，根据阻抗调整用代码转换晶体管的状态。晶体管转换时，从初始设定电位通过起动转换时不会发生噪声。因为不发生噪声，比较器总是进行稳定的比较判定，得到能稳定输出。