-
公开(公告)号：CN105608237A
公开(公告)日：2016-05-25
申请号：CN201410663640.0
申请日：2014-11-19
Applicant: 复旦大学
Abstract: 本方法属于集成电路领域，涉及一种电路版图后仿真阶段的快速波形预测方法。该方法基于版图前后仿真波形具有极强相关性的事实，首先根据电路全部版图前仿真波形和一小段时间的版图后仿真波形，借助“系统辨识”的技术建立数学模型描述版图前、后仿真的关系，然后将前仿真的波形作为系统输入，通过系统的输出预测全部后仿真波形。应用本发明的方法，可以充分利用版图前、后仿真波形的极强相关性，仅使用版图前仿真波形和一小段时间的版图后仿波形预测全部的后仿波形，极大缩短了获得电路后仿波形所需的时间，并且提供相应检验方法保证预测波形具有较强的可靠性。
-
公开(公告)号：CN102467586B
公开(公告)日：2015-04-22
申请号：CN201010535297.3
申请日：2010-11-08
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，涉及一种用于集成电路设计的分布式并行最小代价流方法及装置。本发明的方法为每个处理器维持一个任务队列进行分布式的调度，能够有效减小任务队列访问冲突，在更多处理器核的情况下，能够得到更好的加速比。应用本发明方法的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和多核处理器。本发明的分布式并行最小代价流方法相比中央队列调度的并行最小代价流方法可以获得更高的加速比。本发明可应用于求解一大类集成电路设计自动化问题的多核并行实现。
-
公开(公告)号：CN104376026A
公开(公告)日：2015-02-25
申请号：CN201310360585.3
申请日：2013-08-18
Applicant: 复旦大学
IPC: G06F17/30
CPC classification number: G06F17/5009 , G06F17/5068
Abstract: 本方法属于集成电路领域，涉及一种基于网格和多维树混合结构的表格查找方法。本方法中，首先对定义域平面进行均匀网格划分，然后将待求坐标点定位到某网格位置中，再在该网格位置构建多维树（kd-tree）的数据结构，进一步细分定义域平面，定位到更为精确的坐标范围，最后利用双线性插值法求得待求坐标点的函数值。本方法具有较快的查找定位速度，得到的结果较为精确，测试表明本混合结构的表格查找模型比单一结构的表格查找模型具有更精确的结果，以及更快速的查找计算时间。在模拟电路的小信号分析仿真阶段具有较好的应用价值。
-
公开(公告)号：CN102915385A
公开(公告)日：2013-02-06
申请号：CN201110221499.5
申请日：2011-08-03
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种基于时域梯形法差分的互连线模型降阶方法。该方法包括：在读取互连线电路的特性数据并利用改进节点电压法建立对应的时域方程后；用梯形法对互连线电路时域方程离散得非齐次递推关系；用非齐次Arnoldi算法构造投影矩阵，再用投影矩对互连线电路的时域方程进行合同变换得降阶系统；最后用梯形法对降阶系统离散求得时域输出。本发明能保证时域梯形法差分后降阶系统和原始系统的状态变量的匹配，保证时域降阶精度，和降阶过程的数值稳定性及降阶系统的无源性。比现有时域模型降阶方法计算复杂度极大降低，比频域降阶方法在时域具有更高的精度。
-
公开(公告)号：CN102194017B
公开(公告)日：2013-01-02
申请号：CN201010117126.9
申请日：2010-03-03
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路领域，涉及一种集成电路非线性电路的晶体管级分段线性建模及模型降阶方法。该方法通过建立非线性电路的晶体管级分段线性模型，通过加权方法从所有晶体管的分段线性模型得到整个电路的模型，在此基础上对晶体管级分段线性模型进行降阶。本发明解决了现有技术基于“轨迹”的分段线性非线性模型降阶所存在的空间覆盖率小的问题，显著提高轨迹分段线性方法在高维状态空间的覆盖率。如使用完整的晶体管分段线性模型，获得的分段线性模型可以完整地覆盖所有的状态空间而不依赖于“训练”信号。
-
Patent Agency Ranking
公开(公告)号：CN102054090A
公开(公告)日：2011-05-11
申请号：CN201010511525.3
申请日：2010-10-19
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种统计静态时序分析方法。该方法基于改进的嵌套式稀疏网格积分法的自适应随机配置法MASCM来求解统计静态时序分析方法中的MAX逼近问题。在MASCM中，将MAX逼近按照输入端情况分为两类：线性输入条件和非线性输入条件。在线性输入条件下，MASCM选择具有最大均值的那个输入端作为MAX的输出。在非线性输入条件下，MASCM利用改进的嵌套式稀疏网格积分法来计算正交多项式展开系数。改进的嵌套式稀疏网格积分法提高了随机配置法中积分点的利用率，在保证积分精度的同时，减少了配置点的个数，降低了统计静态时序分析中的计算时间。本发明提出的MASCM方法具有与现有方法相当的计算精度，但所需要的积分点个数以及计算时间都大大降低。
-
公开(公告)号：CN119494303A
公开(公告)日：2025-02-21
申请号：CN202311047041.1
申请日：2023-08-20
Applicant: 复旦大学
IPC: G06F30/367 , G06F30/373 , G06F18/2415 , G06N7/01 , G06F111/10 , G06F111/04 , G06F111/08 , G06F119/06
Abstract: 本发明属集成电路计算机辅助设计/电子设计自动化领域，涉及一种并行贝叶斯和高斯模型增强的子空间无导数优化方法，本方法属启发式全局优化算法，适用以针对高维带约束模拟电路优化问题。本方法以用基于多模态和权重期望提升函数进行全空间探索，用区域获取函数对当前区域进行择优开发，用高斯过程模型增强的子空间无导数优化方法进行高效局部开发。本发明方法针对模拟集成电路高维设计参数优化有较强的仿真效率和运行时间效率。
-
公开(公告)号：CN110750948B
公开(公告)日：2024-07-26
申请号：CN201810748599.5
申请日：2018-07-06
Applicant: 复旦大学
IPC: G06F30/36 , G06F30/373 , G06F30/20
Abstract: 本发明属集成电路设计中模拟电路设计参数自动优化领域，具体涉及一种基于高斯过程模型(Gaussian Process)，采用并行贝叶斯优化(Batch Bayesian Optimization)算法的电路优化方法，本方法在每次迭代中，首先构建高斯过程模型，然后由高斯过程模型构建多个获取函数，并对这些获取函数进行多目标优化，得到获取函数的帕累托前沿(Pareto front)，并从帕累托前沿上选择多个进行电路仿真的点。该方法能大幅减少优化过程中电路的仿真次数，获得符合性能要求的模拟电路设计参数，同时可以利用并行优化技术加速电路优化。
-
公开(公告)号：CN115081381A
公开(公告)日：2022-09-20
申请号：CN202210707368.6
申请日：2022-06-21
Applicant: 上海伴芯科技有限公司 , 复旦大学
IPC: G06F30/392 , G06N3/04 , G06N3/08
Abstract: 本发明提供了一种基于图神经网络的芯片布图规划方法、装置及存储介质，包括：生成具有最优模块布局的训练数据集；基于变分图自动编码器框架构建模块布局模型；用训练数据集训练模块布局模型，得到训练好的模块布局模型，使之学习到最优模块布局的关键特征；根据目标芯片的电路网表对目标芯片的电路进行电路划分，得到所有模块以及模块之间的互连信息；根据模块之间的互连信息，利用训练好的模块布局模型确定每个模块在目标芯片中的位置。本发明提供的布图规划方法相对传统的数学解析法或构造法具有更快的收敛速度和更强的线长优化能力。
-
公开(公告)号：CN112734025A
公开(公告)日：2021-04-30
申请号：CN201911028209.8
申请日：2019-10-28
Applicant: 复旦大学
Abstract: 本发明属于人工智能领域，涉及一种基于固定基正则化的神经网络参数稀疏化方法；该方法通过将卷积神经网络中大量卷积核和权重参数分解为多组低秩的固定基的表达形式，并对固定基选择折叠处理，调节低秩参数，在网络模型预训练后，结合固定基部分参数正则化和部分剪枝算法，后期少数步骤进行稀疏化训练。所述方法可用于图片识别分类的应用，通过固定基表示大量网络参数，便于硬件平台的实现的同时降低了计算的复杂度；与现在已经提出的神经网络稀疏化算法相比，所述方法可以在达到同一精度或者更高精度的同时，实现更高的网络稀疏度，大大的减少了参数存储，减少网络训练的时间并提升卷积神经网络在图像分类领域的应用效率。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.021 seconds)
