-
公开(公告)号：CN118116873A
公开(公告)日：2024-05-31
申请号：CN202410165519.9
申请日：2024-02-05
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔
IPC: H01L21/8238 , H01L27/092
Abstract: 根据本申请的实施例，提供了一种形成半导体器件的方法包括形成互补场效应晶体管(CFET)，包括形成n型晶体管和与n型晶体管重叠的p型晶体管。n型晶体管的形成包括形成包括第一半导体材料的第一沟道区域，以及在第一沟道区域的一侧上形成连接到第一沟道区域的n型源极/漏极区域。p型晶体管的形成包括形成包括与第一半导体材料不同的第二半导体材料的第二沟道区域，以及在第二沟道区域的一侧上形成连接到第二沟道区域的p型源极/漏极区域。根据本申请的其他实施例，还提供了半导体器件。
-
公开(公告)号：CN113380891B
公开(公告)日：2024-05-07
申请号：CN202110466161.X
申请日：2021-04-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 荷尔本·朵尔伯斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 提供了半导体器件及其制造方法。半导体器件具有半导体层和位于半导体层上的栅极结构。半导体器件具有设置在半导体层上的源极和漏极端，以及位于半导体层与源极和漏极端之间的二元氧化物层。
-
公开(公告)号：CN113380800A
公开(公告)日：2021-09-10
申请号：CN202110591884.2
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯
IPC: H01L27/092 , H01L21/8238 , H01L27/22 , H01L27/24
Abstract: 提供了晶体管、集成半导体器件及制造方法。该晶体管包括：具有多个介电突起的介电层；共形地覆盖介电层的突起以在两个相邻的介电突起之间形成多个沟槽的沟道层；设置在沟道层上的栅极层。栅极层106具有配接到沟槽中的多个栅极突起。该晶体管还包含栅极层旁边的有源区。有源区电连接至沟道层。
-
公开(公告)号：CN113054023A
公开(公告)日：2021-06-29
申请号：CN202110035032.5
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 铁电场效应晶体管包括半导体衬底，该半导体衬底包含在源极区域和漏极区域之间延伸的半导体沟道。铁电栅极介电层设置在半导体沟道上方，并且包括具有电荷俘获带的铁电材料，该电荷俘获带包括由铁电材料的界面陷阱生成的电子态。栅电极位于铁电栅极介电层上，并且配置为通过从栅极偏置电路分别施加导通电压和截止电压来为铁电场效应晶体管提供导通状态和截止状态。导通状态期间的电荷俘获带的能级与半导体沟道的少数电荷载流子的能级偏移。在铁电场效应晶体管的操作期间避免铁电材料中的电荷俘获，从而增大铁电场效应晶体管的耐久性。本发明的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113054023B
公开(公告)日：2024-11-29
申请号：CN202110035032.5
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 铁电场效应晶体管包括半导体衬底，该半导体衬底包含在源极区域和漏极区域之间延伸的半导体沟道。铁电栅极介电层设置在半导体沟道上方，并且包括具有电荷俘获带的铁电材料，该电荷俘获带包括由铁电材料的界面陷阱生成的电子态。栅电极位于铁电栅极介电层上，并且配置为通过从栅极偏置电路分别施加导通电压和截止电压来为铁电场效应晶体管提供导通状态和截止状态。导通状态期间的电荷俘获带的能级与半导体沟道的少数电荷载流子的能级偏移。在铁电场效应晶体管的操作期间避免铁电材料中的电荷俘获，从而增大铁电场效应晶体管的耐久性。本发明的实施例还涉及形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN117423703A
公开(公告)日：2024-01-19
申请号：CN202311251244.2
申请日：2023-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 根据本申请的实施例，提供了一种集成电路，包括互补场效应晶体管(CFET)。CFET包括垂直地堆叠的第一晶体管和第二晶体管。导电通孔从第一晶体管的第一源极/漏极区垂直延伸经过第二晶体管。第二晶体管包括非对称的第二源极/漏极区。第二源极/漏极区的非对称性有助于确保第二源极区不接触导电通孔。根据本申请的其他实施例，还提供了用于形成集成电路的方法。
-
公开(公告)号：CN115116950A
公开(公告)日：2022-09-27
申请号：CN202210110694.9
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯 , 马礼修
IPC: H01L21/8234 , H01L29/786
Abstract: 提供了半导体结构及其制造方法。半导体结构包括互连结构和形成在互连结构上方的电极层。半导体结构还包括形成在电极层上方的栅极介电层和形成在栅极介电层上方的氧化物半导体层。半导体结构还包括覆盖氧化物半导体层表面的含铟部件和形成在含铟部件上方的源极/漏极接触件。
-
公开(公告)号：CN113540344A
公开(公告)日：2021-10-22
申请号：CN202110727994.7
申请日：2021-06-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯 , 布兰丁·迪里耶 , 马礼修
Abstract: 提供了一种存储器器件，其可以包括第一电极、包括至少一个半导体金属氧化物层和至少一个含氢金属层的存储器层堆叠、以及第二电极。提供一种半导体器件，其可包括含有源极区、漏极区和沟道区的半导体金属氧化物层，位于沟道区表面的含氢金属层，以及位于沟道区上的栅电极。含氢金属层。每个含氢金属层可以包括至少90％的原子百分比的选自铂、铱、锇和钌的至少一种金属，并且可以包括0.001％至10％的原子百分比的氢原子％。氢原子可以可逆地浸入相应的半导体金属氧化物层中以改变电阻率并编码存储位。本发明的实施例还涉及半导体器件及其操作方法。
-
公开(公告)号：CN113380891A
公开(公告)日：2021-09-10
申请号：CN202110466161.X
申请日：2021-04-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 荷尔本·朵尔伯斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 提供了半导体器件及其制造方法。半导体器件具有半导体层和位于半导体层上的栅极结构。半导体器件具有设置在半导体层上的源极和漏极端，以及位于半导体层与源极和漏极端之间的二元氧化物层。
-
公开(公告)号：CN218004873U
公开(公告)日：2022-12-09
申请号：CN202221720968.8
申请日：2022-07-04
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 马可·范·达尔 , 荷尔本·朵尔伯斯 , 马礼修
IPC: H01L29/786 , H01L29/08 , H01L29/06
Abstract: 一种晶体管，包括垂直堆叠物，且以从下到上或从上到下的顺序，所述垂直堆叠物包括栅极电极、栅极介电层及有源层，且所述垂直堆叠物位于基板上方。有源层包括非晶半导体材料。包括结晶半导体材料的第一部分的结晶源极区域覆盖有源层的第一端部且电性连接至有源层的第一端部。包括结晶半导体材料的第二部分的结晶漏极区域覆盖有源层的第二端部，且电性连接至有源层的第二端部。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.037 seconds)
