半导体结构
    11.
    发明公开

    公开(公告)号:CN111129009A

    公开(公告)日:2020-05-08

    申请号:CN201911043770.3

    申请日:2019-10-30

    Inventor: 陈建宏

    Abstract: 本发明实施例公开具有双阈值电压晶体管的设备和电路以及其制造方法。在一实例中,公开一种半导体结构。半导体结构包含衬底、第一层、第一晶体管及第二晶体管。第一层形成于衬底上方且包括第一III-V半导体材料。第一晶体管形成于第一层上方。第二晶体管形成于第一层上方。第一晶体管包括:包含第一材料的第一栅极结构、第一源极区以及第一漏极区。第二晶体管包括:包含第二材料的第二栅极结构、第二源极区以及第二漏极区。第一材料不同于第二材料。

    半导体结构
    12.
    发明公开

    公开(公告)号:CN111129007A

    公开(公告)日:2020-05-08

    申请号:CN201911037687.5

    申请日:2019-10-29

    Inventor: 陈建宏

    Abstract: 本发明公开具有双极化晶体管的设备和电路以及其制造方法。在一个实例中,公开一种半导体结构。半导体结构包含:衬底;有源层,形成在衬底上方且包括具有第一厚度的第一有源部分和具有第二厚度的第二有源部分;第一晶体管,包括第一源极区、第一漏极区以及形成在第一有源部分上方且在第一源极区与第一漏极区之间的第一栅极结构;以及第二晶体管,包括第二源极区、第二漏极区以及形成在第二有源部分上方且在第二源极区与第二漏极区之间的第二栅极结构,其中第一厚度不同于第二厚度。

    光刻方法
    13.
    发明授权

    公开(公告)号:CN106226998B

    公开(公告)日:2020-01-14

    申请号:CN201610770956.9

    申请日:2009-05-08

    Abstract: 一种光刻方法,包括:在基板上形成第一图案化阻剂层,上述第一图案化阻剂层包括至少一个开口;在上述第一图案化阻剂层及上述基板上形成一水溶性聚合物层,藉以在上述第一图案化阻剂层及上述水溶性聚合物层的界面发生反应;以及在上述基板上形成第二图案化阻剂层,其中上述第二图案化阻剂层的至少一部分设置于上述第一图案化阻剂层的至少一个开口内或邻接上述第一图案化阻剂层的至少一部分。然后使用上述第一图案化阻剂层与第二图案化阻剂层作为掩模,并蚀刻上述基板。本发明形成出具有整体强化的抗蚀刻性的阻剂图案,可用于形成次微米半导体装置所需的细粒度图形。使用这些材料导致图案化的阻剂层较不倾向于顶部损失、圆角、以及阻剂图案损伤。

    输入/输出电路
    14.
    发明授权

    公开(公告)号:CN104868905B

    公开(公告)日:2018-01-26

    申请号:CN201410206711.4

    申请日:2014-05-15

    Abstract: 本发明提供了一种电路,包括:第一电源节点,被配置为承载电压K·VDD;第二电源节点,被配置为承载零参考电平;输出节点;K个P型晶体管,串联连接在第一电源节点和输出节点之间;以及K个N型晶体管,串联连接在第二电源节点和输出节点之间。K个P型晶体管的栅极被配置为接收按照一个或多个源‑栅电压的绝对值或者漏‑栅电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平的偏置信号。K个N型晶体管的栅极被配置为接收按照一个或多个栅‑源电压或栅‑漏电压的绝对值等于或小于VDD的方式而被设置在一个或多个电压电平的偏置信号。本发明提供了一种输入/输出电路。

    半导体器件特征密度梯度检验

    公开(公告)号:CN103226624B

    公开(公告)日:2016-10-05

    申请号:CN201210571197.5

    申请日:2012-12-25

    CPC classification number: G06F17/5081 G03F1/36 G03F1/70

    Abstract: 提供了一种用于检验在半导体器件布局中存在的可接受的器件特征密度和器件特征差异的方法。提供了用于将器件布局划分为多个窗口并且测量或者确定每个窗口内的器件特征密度的方法。器件布局包括各个器件区域并且该方法提供了将一个区域内的平均器件特征密度与周围区域或者其他区域内的平均器件特征密度进行比较并且还提供了确定器件特征密度的梯度。可以从特定器件区域至周围区域监控梯度。用于实施该方法的指令可以存储在计算机可读存储介质上并且通过处理器执行这些指令。本发明还提供了半导体器件特征密度梯度检验。

    输入/输出电路
    16.
    发明公开

    公开(公告)号:CN105915210A

    公开(公告)日:2016-08-31

    申请号:CN201510575741.7

    申请日:2015-09-11

    Abstract: 本发明提供了一种输入/输出电路。电路,包括:第一电源节点;输出节点;驱动器晶体管,连接在第一电源节点与输出节点之间;以及竞争电路。驱动器晶体管被配置为:响应于输入信号的第一类型的边沿而导通,以及响应于输入信号的第二类型的边沿而截止。驱动器晶体管具有源极、漏极和栅极,并且驱动器晶体管的源极与第一电源节点连接。竞争电路包括控制电路,该控制电路被配置为基于驱动器晶体管的栅极处的信号来生成控制信号;以及竞争晶体管,位于驱动器晶体管的漏极与第二电压之间。竞争晶体管具有被配置为接收控制信号的栅极。

    电平位移装置及其使用方法

    公开(公告)号:CN105322941A

    公开(公告)日:2016-02-10

    申请号:CN201410808386.9

    申请日:2014-12-22

    CPC classification number: H03K19/018507 H03K19/0185 H03K19/018521

    Abstract: 本发明提供了电平位移装置,包括第一电容器,第一电容器的第一侧被配置为接收第一电压。电平位移装置还包括被配置为接收第一电压的边沿检测器。电平位移装置还包括连接至第一电容器的第二侧的输出反相器,输出反相器被配置为输出电平位移装置的电压电平位移信号。电平位移装置还包括锁存器回路,锁存器回路被配置为将输出信号反馈至输出反相器的输入端,其中,边沿检测器被配置为选择性地中断输出信号至输出反相器的输入端的反馈。本发明还提供了一种使用电平位移装置的方法。

    具有可变延迟线单元的延迟线电路

    公开(公告)号:CN104868885A

    公开(公告)日:2015-08-26

    申请号:CN201410206668.1

    申请日:2014-05-15

    CPC classification number: H03K5/14 H03K5/133 H03K2005/00019 H03K2005/00071

    Abstract: 本发明提供了一种延迟线电路,包括多个延迟单元,多个延迟单元配置为接收输入信号并改变输入信号以产生第一输出信号。延迟线电路也包括可变延迟线单元,可变延迟线单元包括:输入端,配置为接收第一输出信号;输出端,配置为输出第二输出信号;第一线,位于输入端和输出端之间,第一线包括串联的第一反相器、第二反相器、第一速度控制单元和第三反相器;第二线,位于输入端和输出端之间,第二线包括串联的第四反相器、第二速度控制单元、第五反相器和第六反相器。延迟线电路也配置为通过第一线或第二线选择性地传输接收的第一输出信号。本发明提供了具有可变延迟线单元的延迟线电路。

    电压移转器与电压移转方法

    公开(公告)号:CN102386764B

    公开(公告)日:2014-02-12

    申请号:CN201110037701.9

    申请日:2011-02-10

    CPC classification number: H03K19/0941 H03K3/356182 H03K19/018514

    Abstract: 本发明提供一种电压移转器,包括动态偏压电流源电路、第一与第二单向电流导通装置、第一与第二下拉装置以及上拉装置。动态偏压电流源电路接收第一电压。第一与第二单向电流导通装置耦接至动态偏压电流源电路。第一与一第二下拉装置分别耦接至第一与第二单向电流导通装置。上拉装置接收一第二电压,并耦接至动态偏压电流源电路与第一单向电流导通装置,上拉装置用以动态偏压动态偏压电流源电路,使得当上拉装置输出第二电压至动态偏压电流源电路,第一下拉装置不导通并且第二下拉装置导通时,第二单向电流导通装置的一压降于电压输出端被输出。根据本发明的实施例,电压移转器可与低电压核心装置被实施,并且不会具有过度电性应力的问题。

Patent Agency Ranking