-
公开(公告)号：CN119486255A
公开(公告)日：2025-02-18
申请号：CN202411352843.8
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例描述了方法，该方法包括形成从衬底突出的鳍，该鳍包括第一侧壁和与第一侧壁相对形成的第二侧壁。该方法还包括在衬底上沉积浅槽隔离(STI)材料。沉积STI材料包括沉积与第一侧壁接触的STI材料的第一部分和沉积与第二侧壁接触的STI材料的第二部分。该方法还包括对STI材料执行第一蚀刻工艺，以第一蚀刻速率蚀刻STI材料的第一部分，并且以大于第一蚀刻速率的第二蚀刻速率蚀刻STI材料的第二部分。该方法还包括对STI材料执行第二蚀刻工艺，以第三蚀刻速率蚀刻STI材料的第一部分，并且以小于第三蚀刻速率的第四蚀刻速率蚀刻STI材料的第二部分。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113380709B
公开(公告)日：2024-10-18
申请号：CN202110592473.5
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明描述了方法，该方法包括形成从衬底突出的鳍，该鳍包括第一侧壁和与第一侧壁相对形成的第二侧壁。该方法还包括在衬底上沉积浅槽隔离(STI)材料。沉积STI材料包括沉积与第一侧壁接触的STI材料的第一部分和沉积与第二侧壁接触的STI材料的第二部分。该方法还包括对STI材料执行第一蚀刻工艺，以第一蚀刻速率蚀刻STI材料的第一部分，并且以大于第一蚀刻速率的第二蚀刻速率蚀刻STI材料的第二部分。该方法还包括对STI材料执行第二蚀刻工艺，以第三蚀刻速率蚀刻STI材料的第一部分，并且以小于第三蚀刻速率的第四蚀刻速率蚀刻STI材料的第二部分。本申请的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN110491942B
公开(公告)日：2024-07-19
申请号：CN201811278768.X
申请日：2018-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/417 , H01L21/336 , H01L27/088 , H01L21/8234
Abstract: 本揭露涉及多栅极半导体装置和其形成方法。一种多栅极半导体结构，其包含多个纳米线、放置在所述多个纳米线上方的栅极结构和在所述多个纳米线的各者的两端处的源极/漏极结构。所述源极/漏极结构包含导体，且所述导体的底面低于所述多个纳米线。
-
公开(公告)号：CN109585526B
公开(公告)日：2022-09-23
申请号：CN201810918231.9
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/165 , H01L29/267 , H01L29/04 , H01L21/02
Abstract: 半导体衬底包括第一材料层，第一材料层由第一材料制成并且包括多个突起；以及第二材料层，第二材料层由与第一材料不同的第二材料制成、填充多个突起之间的空间并且覆盖多个突起。每个突起均包括尖端和在尖端处会聚的多个小平面，并且相邻突起的相邻小平面彼此接触。本发明的实施例还涉及半导体衬底的制造方法。
-
公开(公告)号：CN106992124B
公开(公告)日：2022-08-16
申请号：CN201611153146.5
申请日：2016-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/10
Abstract: 半导体装置的形成方法包含提供从基底延伸的鳍，且鳍具有源极/漏极区和沟道区，鳍包含第一层、第二层设置于第一层上方及第三层设置于第二层上方，通过从沟道区移除第二层的至少一部分以形成间隙，第一材料形成于沟道区中，以形成第一界面层部分和第二界面层部分，分别至少部分地环绕第一层和第三层，第二材料沉积于沟道区中，以形成第一高介电常数介电层部分和第二高介电常数介电层部分，分别至少部分地环绕第一界面层部分和第二界面层部分，沿沟道区中的第一高介电常数介电层部分和第二高介电常数介电层部分的相对侧壁形成包含清除材料的金属层。
-
Patent Agency Ranking
公开(公告)号：CN107026166B
公开(公告)日：2021-03-23
申请号：CN201710057576.5
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/098 , H01L29/06 , H01L21/8238
Abstract: 本揭露实施例涉及一种半导体装置及方法。所述半导体装置包含晶体管。所述晶体管包含：有源区，在衬底中；图案化导电层，是互连层的一部分，所述互连层用于路由；和绝缘层，延伸在所述衬底上方且用以将所述有源区与所述图案化导电层绝缘。所述图案化导电层和所述绝缘层充当所述晶体管的栅极。
-
公开(公告)号：CN108231894B
公开(公告)日：2020-10-30
申请号：CN201711215095.9
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 半导体器件包括：沟道层，设置在衬底上方；源极/漏极区，设置在衬底上方；栅极介电层，设置在沟道层上并且包裹每个沟道层；以及栅电极，设置在栅极介电层上并且包裹每个沟道层。每个沟道层包括由核心区和一个或多个壳区制成的半导体线。核心区具有近似方形截面，并且一个或多个壳区的第一壳在核心区周围形成近似菱形截面的第一壳区，并且连接至与相邻的半导体线对应的邻近的第一壳区。本发明的实施例还涉及半导体器件的制造方法。
-
公开(公告)号：CN106876275B
公开(公告)日：2020-06-26
申请号：CN201611047027.1
申请日：2016-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本发明的实施例提供了半导体器件及其制造方法。半导体器件包括设置在衬底上方的第一沟道层、设置在衬底上方的第一源极/漏极区域、设置在每个第一沟道层上的栅极介电层、设置在栅极电介质上的栅电极层。每个第一沟道层均包括由第一半导体材料制成的半导体线。该半导体线穿过第一源极/漏极区域并且进入锚状区域。在锚状区域处，半导体线不具有栅电极层并且不具有栅极电介质，并且夹置在第二半导体材料之间。
-
公开(公告)号：CN107017205B
公开(公告)日：2020-04-28
申请号：CN201611042625.X
申请日：2016-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明的实施例提供了半导体器件及其制造方法。半导体器件包括设置在衬底上方的第一沟道层、设置在衬底上方的第一源极/漏极区域、设置在每个第一沟道层上并且包裹每个第一沟道层的栅极介电层以及设置在栅极介电层上并且包裹每个第一沟道层的栅电极层。第一沟道层的每个均包括由第一半导体材料制成的半导体线。半导体线延伸至第一源极/漏极区域。第一源极/漏极中的半导体线由第二半导体材料包裹围绕。
-
公开(公告)号：CN110690216A
公开(公告)日：2020-01-14
申请号：CN201910584958.2
申请日：2019-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/06 , H01L21/8238
Abstract: 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括在第一方向上延伸并且设置在半导体衬底的第一区域上方的第一多个堆叠纳米线结构。第一多个堆叠纳米线结构的每个纳米线结构均包括在基本垂直于第一方向的第二方向上布置的多条纳米线。纳米线堆叠绝缘层位于衬底和第一多个堆叠纳米线结构的每个纳米线结构的最靠近衬底的纳米线之间。至少一个第二堆叠纳米线结构设置在半导体衬底的第二区域上方，并且浅沟槽隔离层位于半导体衬底的第一区域和第二区域之间。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.037 seconds)
