-
公开(公告)号:CN102157189B
公开(公告)日:2014-02-05
申请号:CN201010565591.9
申请日:2010-11-26
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/1048 , G11C5/14
Abstract: 本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法,在与存储阵列相关的实施例中,感应放大器使用第一供应电源,例如电压VDDA,而其它的电路,例如:信号输出逻辑,使用第二供应电源,例如电压VDDB。各种的实施例将感应放大器和一对转移装置设置在区域输入/输出装置列中,并将电压保持器设置在同一存储阵列的主输入/输出部分中。在适当的时候,感应放大器、转移装置和电压保持器一起运作,如此由电压VDDB所提供的电路的数据位准可相等于电压VDDA所提供的电路的数据位准。
-
公开(公告)号:CN102339639B
公开(公告)日:2014-01-01
申请号:CN201010538947.X
申请日:2010-11-05
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C8/10 , G11C11/413
Abstract: 本发明提供一种字符线译码器、内存装置与其电路布局的布置方法。字符线译码器包含驱动电路、字符线、主要输入线、次要输入线、区域译码线、译码线与丛集译码线。在此布置方法中,首先提供驱动器丛集,其包含驱动电路,每一驱动电路的输出是提供字符线中的相应字符线。接着,分别提供第一和第二译码信号于第一和第二译码线,第一译码线是用以选择驱动器丛集中的一者,而第二译码线是用以在被选出的驱动器丛集中,选择驱动电路的一者。然后,提供以第一方向来排列的输入线。接着,提供区域译码线,其是透过输入线的相应一者来耦接至相应驱动器丛集的驱动电路。然后,提供以第一方向来排列的第三译码线,其是耦接至相应区域译码线以及第一译码线的一者。
-
公开(公告)号:CN103247332A
公开(公告)日:2013-08-14
申请号:CN201210384824.4
申请日:2012-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G11C11/413
CPC classification number: G11C11/4094 , G11C11/419
Abstract: 一种存储器包括第一位线、耦合至第一位线的存储单元和耦合至第一位线的读辅助器件。读辅助器件被配置成响应于从存储单元读出的第一数据将第一位线上的第一电压拉向预定电压。读辅助器件包括配置成在第一阶段期间在第一位线与预定电压的节点之间建立第一电流路径的第一电路。读辅助器件还包括配置成在第二后续阶段期间在第一位线与预定电压的节点之间建立第二电流路径的第二电路。本发明还提供了具有读辅助器件的存储器及其操作方法。
-
公开(公告)号:CN102637689A
公开(公告)日:2012-08-15
申请号:CN201210030368.3
申请日:2012-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11
CPC classification number: G11C5/06 , G11C5/147 , G11C5/148 , G11C11/417
Abstract: 本发明公开了一种存储器边缘单元,并且,具体地涉及一种电路,该电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管。该PMOS晶体管和NMOS晶体管被配置用于提供具有第一参考电压的第一参考电压节点和具有第二参考电压的第二参考电压节点。该第一参考电压和第二参考电压分别作为存储器单元的第一参考电压和第二参考电压。
-
公开(公告)号:CN101290793B
公开(公告)日:2011-05-18
申请号:CN200710148087.7
申请日:2007-09-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/065
Abstract: 本发明提供一种半导体装置,包括耦合至一输入的一第一读出放大器,其用于产生一第一输出;耦合至输入的一第二读出放大器,其用于产生一第二输出;以及耦合至输入的一第三读出放大器,其用于产生一第三输出,其中根据第一、第二、及第三输出的逻辑状态的结合,而产生放大输入的一第四输出。
-
公开(公告)号:CN104716140B
公开(公告)日:2018-01-26
申请号:CN201410060158.8
申请日:2014-02-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11
CPC classification number: H01L23/50 , H01L23/49811 , H01L23/49827 , H01L23/5226 , H01L23/528 , H01L23/53204 , H01L27/0203 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了在存储器MUX1布局中具有多层引脚的器件。一种集成电路(IC)存储器件,包括:第一导电层;电连接至第一导电层的第二导电层,第二导电层形成在第一导电层上方;与第二导电层间隔开的第三导电层,第三导电层形成在第二导电层上方;电连接至第三导电层的第四导电层,第四导电层形成在第三导电层上方;形成在第一导电层或第二导电层中并且电连接至第一导电层或第二导电层的2P2E引脚框;以及形成在第三导电层或第四导电层中并且电连接至第三导电层或第四导电层的1P1E引脚框。
-
公开(公告)号:CN106897477A
公开(公告)日:2017-06-27
申请号:CN201611157792.9
申请日:2016-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种诊断系统包括位置提取器、文件生成器和芯片诊断工具。位置提取器被设置成根据标注知识产权设计布局中的至少一个部件的至少一个标记文本,提取集成电路设计布局的知识产权设计布局中的至少一个部件的至少一个坐标。文件生成器被设置成根据至少的坐标生成格式文件。芯片诊断工具被设置成扫描物理集成电路中的物理知识产权电路,以根据格式文件确定物理知识产权电路中的缺陷部件。物理知识产权电路对应于知识产权设计布局,并且物理集成电路对应于集成电路设计布局。本发明还提供了基于集成电路(IC)设计布局实施的方法以及基于物理集成电路(IC)实施的方法。
-
公开(公告)号:CN102682836B
公开(公告)日:2015-05-27
申请号:CN201110399964.4
申请日:2011-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C29/18
CPC classification number: G11C29/846
Abstract: 本发明提供用于解决垂直双位故障的行冗余的方案,具体地,公开了一种电路,包括被配置为存储第一行地址的故障地址寄存器,连接到故障地址寄存器的行地址修改器,其中,行地址修改器被配置为修改从故障地址寄存器接收到的第一行地址,从而生成第二行地址。第一比较器被配置为接收和比较第一行地址和第三行地址。第二比较器被配置为接收和比较第二行地址和第三行地址。第一行地址和第二行地址是存储器中的故障行地址。
-
公开(公告)号:CN102456386B
公开(公告)日:2014-02-19
申请号:CN201110081024.0
申请日:2011-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/067 , G11C7/12 , G11C11/419
Abstract: 一种具有单端读出电路的存储器,包括位线、与位线连接的存储器单元及预充电电路。预充电电路对位线预充电至电源电压和地之间的预充电电压。本发明还提供了一种存储器单端读出电路。
-
公开(公告)号:CN102403312B
公开(公告)日:2013-09-11
申请号:CN201110274859.8
申请日:2011-09-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5068 , G06F17/5081 , G06F2217/12 , H01L27/0207 , H01L27/088 , Y02P90/265
Abstract: 本发明公开一种位于基板上的元件区域以及设计元件布局的方法,本发明所公开的电路布局,元件结构,以及各种相关技术运用虚拟元件(dummy device)使边缘结构中虚拟元件的扩散区域(diffusion region)获得延伸,并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length of diffusion,LOD)及边缘效应(edge effect)所产生的问题。再者,在边缘元件旁放置一虚拟元件的栅极结构后,只需再增加一虚拟结构于该虚拟元件旁,为半导体芯片节省宝贵的使用面积。因此,利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题,同时更不影响布局面积及生产良率。
-
-
-
-
-
-
-
-
-