公开(公告)号：CN101106134B

公开(公告)日：2010-04-07

申请号：CN200610169066.9

申请日：2006-12-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐德训 ,  林咏涛 ,  林春荣 ,  叶壮格

IPC: H01L27/115 ,  G11C16/02

CPC classification number: H01L27/115 ,  G11C16/0433 ,  H01L27/11521 ,  H01L27/11558

Abstract: 本发明提供一种非易失性存储器晶胞及其制造方法。非易失性存储器晶胞包括：浮动栅，其位于半导体基底上方；第一电容，其包括第一电极板、浮动栅和电介质，电介质位于第一电极板和浮动栅之间；第二电容，其包括第二电极板、浮动栅和电介质，电介质位于第二电极板和浮动栅之间；第三电容，其包括第三电极板和第四电极板，其中第三电极板和第四电极板分别形成于半导体基底上的不同的金属层中；第一电容的第一电极板包括位于半导体基底中的第一掺杂区和第二掺杂区。非易失性存储器晶胞还包括晶体管，其包括位于半导体基底上方的栅电极，其中晶体管的源/漏极区连接至晶体管的第一掺杂区。

公开(公告)号：CN103165581B

公开(公告)日：2016-06-01

申请号：CN201210111628.X

申请日：2012-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高雅真 ,  江典蔚 ,  林春荣

IPC: H01L23/544 ,  H01L21/66

CPC classification number: G11C11/14 ,  G11C11/16 ,  G11C29/00 ,  G11C29/50 ,  G11C2029/5002 ,  H01L22/30 ,  H01L22/34 ,  H01L23/544 ,  H01L23/58 ,  H01L43/12 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了测试结构、其制造方法、测试方法以及磁性随机存取存储器(MRAM)阵列。在一个实施例中，公开了测试结构。测试结构包括MRAM单元，其具有磁性隧道结(MTJ)和连接至MTJ的晶体管。测试结构包括连接在MTJ与晶体管之间的测试节点以及连接至测试节点的接触焊盘。

公开(公告)号：CN103022342B

公开(公告)日：2016-01-13

申请号：CN201210100208.1

申请日：2012-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志明 ,  高雅真 ,  刘明德 ,  喻中一 ,  蔡正原 ,  林春荣

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22 ,  G11C11/15

CPC classification number: H01L43/12 ,  G11C11/15 ,  G11C11/161 ,  H01L43/08

Abstract: 本发明为用于具有氧吸收保护层的MRAM器件的结构和方法，提供了用于MRAM器件的MTJ叠层。MTJ叠层包括：固定铁磁层，位于牵制层上方；隧穿阻挡层，位于固定铁磁层上方；自由铁磁层，位于隧穿阻挡层上方；导电氧化物层，位于自由铁磁层上方；以及基于氧的保护层，位于导电氧化物层上方。本发明还提供了一种用于具有氧吸收保护层的MRAM器件的结构和方法。

公开(公告)号：CN103165581A

公开(公告)日：2013-06-19

申请号：CN201210111628.X

申请日：2012-04-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高雅真 ,  江典蔚 ,  林春荣

IPC: H01L23/544 ,  H01L21/66

CPC classification number: G11C11/14 ,  G11C11/16 ,  G11C29/00 ,  G11C29/50 ,  G11C2029/5002 ,  H01L22/30 ,  H01L22/34 ,  H01L23/544 ,  H01L23/58 ,  H01L43/12 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了测试结构、其制造方法、测试方法以及磁性随机存取存储器(MRAM)阵列。在一个实施例中，公开了测试结构。测试结构包括MRAM单元，其具有磁性隧道结(MTJ)和连接至MTJ的晶体管。测试结构包括连接在MTJ与晶体管之间的测试节点以及连接至测试节点的接触焊盘。

公开(公告)号：CN101859870B

公开(公告)日：2012-08-29

申请号：CN200910146177.1

申请日：2009-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王郁仁 ,  高雅真 ,  林春荣

IPC: H01L43/08 ,  H01L43/10 ,  G11C11/15

CPC classification number: H01L43/08 ,  G11C11/161 ,  H01L27/228 ,  H01L43/12

Abstract: 本发明提供了一种半导体存储装置，包括：一底电极，位于一半导体基底上；一反铁磁层，设置于该底电极之上；一第一固定参考层，设置于该反铁磁层之上；一穿隧绝缘层，设置于该第一固定参考层之上；一第一铁磁层，设置于该穿隧绝缘层之上；一第二铁磁层，设置于该第一铁磁层之上；以及一顶电极，设置于该第二铁磁层之上。本发明的半导体存储装置可降低其写入电流且不会劣化其磁阻值与热稳定性。

公开(公告)号：CN101055877A

公开(公告)日：2007-10-17

申请号：CN200710096160.0

申请日：2007-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣 ,  黄成铭 ,  谢章仁 ,  罗际兴 ,  喻中一 ,  许峰嘉 ,  杜友伦 ,  朱怡欣 ,  杨仁盛

IPC: H01L27/115 ,  H01L27/12 ,  H01L27/02 ,  H01L21/8247 ,  H01L21/84 ,  H01L21/82 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11573

Abstract: 本发明提供了一种半导体结构及其制造方法。首先，形成快闪存储单元的栅极堆叠在基板上，其中栅极堆叠的顶部包括覆盖层。接着，形成栅极，其至少有一部分位于覆盖层之上；以及，减少栅极位于覆盖层上至少一部分厚度。如此，可减少同一芯片上快闪存储单元与金属氧化物半导体元件的高度差异。

公开(公告)号：CN101604694B

公开(公告)日：2012-07-04

申请号：CN200910008312.6

申请日：2009-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L29/42328 ,  H01L27/11521 ,  H01L29/7881 ,  H01L29/7885

Abstract: 本发明提供了一种多重晶体管元件及其操作与制造方法，该多重晶体管元件包括：一基板；一第一浮置栅堆叠物，位于该基板的上；一第二浮置栅堆叠物，位于该基板的上并耦接该第一浮置栅堆叠物；以及一第一有源区，位于该基板之内并耦接该第一浮置栅堆叠物与该第二浮置栅堆叠物。本发明通过未处于编程操作的另一多重晶体管元件进行读取操作可进一步地消除或减少起因于多重晶体管元件经热电子编程后所产生的电荷牵绊所造成的如临界电压(Vt)劣化的可靠度的劣化改变。

公开(公告)号：CN101859599A

公开(公告)日：2010-10-13

申请号：CN201010142475.6

申请日：2010-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄建祥 ,  钟道文 ,  林春荣 ,  王郁仁 ,  王鸿森

IPC: G11C16/10 ,  G11C16/08

CPC classification number: G11C11/16 ,  G11C8/08 ,  G11C11/1657 ,  G11C11/1659

Abstract: 一种使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流的方法，包括：设置MRAM单元，其包括磁性隧道结(MTJ)器件；以及选择器，包括串联至MTJ器件的源极-漏极路径。该方法还包括向选择器的栅极施加过度驱动电压以导通选择器。

公开(公告)号：CN100490158C

公开(公告)日：2009-05-20

申请号：CN200710096160.0

申请日：2007-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王士玮 ,  林春荣 ,  黄成铭 ,  谢章仁 ,  罗际兴 ,  喻中一 ,  许峰嘉 ,  杜友伦 ,  朱怡欣 ,  杨仁盛

IPC: H01L27/115 ,  H01L27/12 ,  H01L27/02 ,  H01L21/8247 ,  H01L21/84 ,  H01L21/82 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11573

Abstract: 本发明提供了一种半导体结构及其制造方法。首先，形成快闪存储单元的栅极堆叠在基板上，其中栅极堆叠的顶部包括覆盖层。接着，形成栅极，其至少有一部分位于覆盖层之上；以及，减少栅极位于覆盖层上至少一部分厚度。如此，可减少同一芯片上快闪存储单元与金属氧化物半导体元件的高度差异。

公开(公告)号：CN101106134A

公开(公告)日：2008-01-16

申请号：CN200610169066.9

申请日：2006-12-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐德训 ,  林咏涛 ,  林春荣 ,  叶壮格

IPC: H01L27/115 ,  G11C16/02

CPC classification number: H01L27/115 ,  G11C16/0433 ,  H01L27/11521 ,  H01L27/11558

Abstract: 本发明提供一种非易失性存储器晶胞及其制造方法。非易失性存储器晶胞包括：浮动栅，其位于半导体基底上方；第一电容，其包括第一电极板、浮动栅和电介质，电介质位于第一电极板和浮动栅之间；第二电容，其包括第二电极板、浮动栅和电介质，电介质位于第二电极板和浮动栅之间；第三电容，其包括第三电极板和第四电极板，其中第三电极板和第四电极板分别形成于半导体基底上的不同的金属层中；第一电容的第一电极板包括位于半导体基底中的第一掺杂区和第二掺杂区。非易失性存储器晶胞还包括晶体管，其包括位于半导体基底上方的栅电极，其中晶体管的源/漏极区连接至晶体管的第一掺杂区。