-
公开(公告)号：CN113178433B
公开(公告)日：2024-10-18
申请号：CN202110340768.3
申请日：2021-03-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供3D IC封装件及其形成方法。该3D IC封装件包括：第一IC管芯，包括位于第一IC管芯的背侧处的第一衬底；第二IC管芯，堆叠在第一IC管芯的背侧处并且面向第一衬底；TSV，穿过第一衬底并且电连接第一IC管芯和第二IC管芯，该TSV具有TSV单元，该TSV单元包括围绕TSV的TSV单元边界；以及保护模块，在第一衬底中制造，其中，保护模块电连接至TSV，并且保护模块位于TSV单元内。
-
公开(公告)号：CN113257796B
公开(公告)日：2024-09-27
申请号：CN202110037764.8
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L25/00 , H01L23/498 , H01L23/535
Abstract: 在一些实施例中，本公开涉及一种包含接合到第二集成电路管芯的第一集成电路管芯的三维集成电路(IC)堆叠。第一集成电路管芯包含第一半导体衬底、配置在第一半导体衬底的前侧上的第一内连线结构以及配置在第一内连线结构上方的第一接合结构。第二集成电路管芯包含第二半导体衬底、配置在第二半导体衬底的前侧上的第二内连线结构以及配置在第二半导体衬底的背侧上的第二接合结构。第一接合结构面向第二接合结构。另外，三维集成电路堆叠包含从第二接合结构延伸到第二半导体衬底的背侧且热耦合到第一内连线结构或第二内连线结构中的至少一个的第一背侧接触件。
-
公开(公告)号：CN113451246B
公开(公告)日：2024-06-07
申请号：CN202110034765.7
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/498 , H01L21/48
Abstract: 在一些实施例中，本发明涉及集成芯片结构。集成芯片结构包括设置在衬底的第一侧上的标准通孔。过尺寸通孔设置在衬底的第一侧上，并且与标准通孔横向分隔开。过尺寸通孔具有大于标准通孔的宽度。互连线垂直接触过尺寸通孔。衬底通孔(TSV)从衬底的第二侧延伸并且穿过衬底，以物理接触过尺寸通孔或互连线。TSV具有小于过尺寸通孔的宽度的最小宽度。本申请的实施例还涉及形成集成芯片结构的方法。
-
公开(公告)号：CN113380841B
公开(公告)日：2024-06-25
申请号：CN202110103343.0
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的实施例涉及一种集成芯片。该集成芯片包括具有第一半导体材料的衬底。第二半导体材料设置在该第一半导体材料上。该第二半导体材料是IV族半导体或III‑V族化合物半导体。钝化层设置在该第二半导体材料上。该钝化层包括该第一半导体材料。第一掺杂区域及第二掺杂区域延伸穿过该钝化层并进入该第二半导体材料中。本发明的实施例还提供一种形成集成芯片的方法。
-
公开(公告)号：CN114883351A
公开(公告)日：2022-08-09
申请号：CN202210254472.4
申请日：2022-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本申请公开了具有结栅极场效应晶体管的基于锗的传感器及其制造方法。本文公开了基于锗的传感器。示例性的基于锗的传感器包括锗光电二极管和结型场效应晶体管(JFET)，该结型场效应晶体管(JFET)由锗层形成，该锗层在一些实施例中设置在硅衬底中或者在一些实施例中设置在硅衬底上。在锗层和硅衬底之间设置掺杂硅层，该掺杂硅层可以通过原位掺杂外延生长的硅来形成。在锗层位于硅衬底上的实施例中，掺杂硅层设置在锗层和氧化物层之间。JFET具有掺杂多晶硅栅极，并且在一些实施例中，栅极扩散区域设置在锗层中并且在掺杂多晶硅栅极之下。
-
Patent Agency Ranking
公开(公告)号：CN113675229A
公开(公告)日：2021-11-19
申请号：CN202110880144.0
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供具有优化的Ge‑Si界面的光学传感器的方法和结构包括提供具有像素区域和逻辑区域的衬底。在一些实施例中，该方法还包括在像素区域内形成沟槽。在各个示例中，并且在形成沟槽之后，该方法还包括沿着沟槽的侧壁和底面形成掺杂半导体层。在一些实施例中，该方法还包括在沟槽内和掺杂半导体层上方形成锗层。在一些示例中，并且在形成锗层之后，该方法还包括在锗层内形成光学传感器。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN113380841A
公开(公告)日：2021-09-10
申请号：CN202110103343.0
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的实施例涉及一种集成芯片。该集成芯片包括具有第一半导体材料的衬底。第二半导体材料设置在该第一半导体材料上。该第二半导体材料是IV族半导体或III‑V族化合物半导体。钝化层设置在该第二半导体材料上。该钝化层包括该第一半导体材料。第一掺杂区域及第二掺杂区域延伸穿过该钝化层并进入该第二半导体材料中。本发明的实施例还提供一种形成集成芯片的方法。
-
公开(公告)号：CN103579381A
公开(公告)日：2014-02-12
申请号：CN201310153861.9
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L31/0224 , H01L31/18
CPC classification number: H01L27/14689 , H01L27/1463 , H01L27/14643 , H01L27/14665 , H01L27/14692 , H01L27/301 , H01L27/307
Abstract: 具有串扰隔离的抬升式光电二极管。一种器件包括多个隔离间隔件和多个底电极，其中多个底电极中相邻的底电极通过多个隔离间隔件中的相应隔离间隔件互相绝缘。多个光电转换区与多个底电极叠置，其中多个光电转换区中的相邻的光电转换区通过多个隔离间隔件中的相应隔离间隔件互相绝缘。顶电极覆在多个光电转换区和多个隔离间隔件上面。
-
公开(公告)号：CN103579377A
公开(公告)日：2014-02-12
申请号：CN201310153809.3
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L31/0203 , H01L31/102
CPC classification number: H01L27/14632 , H01L27/14621 , H01L27/14627 , H01L27/1463 , H01L27/14634 , H01L27/14636 , H01L27/1464 , H01L27/14645 , H01L27/14685 , H01L27/14687 , H01L27/14689 , H01L27/1469 , H01L31/022466 , H01L31/035218 , H01L31/03762 , H01L31/18 , H04N5/378
Abstract: 一种器件包括：具有形成在其中的抬升式光电二极管的图像传感器芯片、以及位于图像传感器芯片下方并且接合至图像传感器芯片的器件芯片。该器件芯片具有电连接至抬升式光电二极管的读出电路。本发明还提供了一种具有堆叠配置的抬升式光电二极管。
-
公开(公告)号：CN101625893B
公开(公告)日：2012-04-25
申请号：CN200910000424.7
申请日：2009-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C16/02
CPC classification number: H01L27/11521 , H01L27/0207 , H01L27/11519 , H01L29/66825 , H01L29/7881
Abstract: 一种用于存储单元阵列且具有多带状接触孔配置的半导体器件，提供了和位线、控制栅极线、擦除栅极线、共源极线以及字线互连的存储单元的阵列。根据实施例的一个方面，带状接触孔通道在整个阵列上以n个位线间隔(n＞1)分隔开。所述带状接触孔通道包括带状接触孔单元，所述带状接触孔单元提供控制栅极线、擦除栅极线、共源极线及字线与它们各自的带之间的电性互连。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.036 seconds)
