-
公开(公告)号：CN116230749A
公开(公告)日：2023-06-06
申请号：CN202210901370.7
申请日：2022-07-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 奥雷斯特·马迪亚 , 荷尔本·朵尔伯斯 , 马可·范·达尔
IPC: H01L29/24 , H01L29/786 , H01L21/336 , H01L21/8238
Abstract: 场效应晶体管可以包括有源层，该有源层包含至少两种原子元素的氧化物化合物材料并且位于衬底上方，至少两种原子元素包括锡的第一元素和选自Ge、Si、P、S、F、Ti、Cs和Na的第二元素。场效应晶体管还可以包括位于有源层上的栅极电介质、位于栅极电介质上的栅电极以及接触有源层的相应部分的源电极和漏电极。氧化物化合物材料可以包括至少锗和锡。氧化物化合物半导体材料可以用作BEOL结构中的p型半导体材料。本发明的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN113517342A
公开(公告)日：2021-10-19
申请号：CN202110295337.X
申请日：2021-03-19
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 提供了半导体器件及其制造方法。半导体器件包括半导体沟道层、栅极结构、复合物区域、源极端子和漏极端子。栅极结构设置在半导体沟道层上。源极端子和漏极端子设置在半导体沟道层上。复合物区域分别设置在源极端子和半导体沟道层之间以及漏极端子和半导体沟道层之间。
-
公开(公告)号：CN113488539A
公开(公告)日：2021-10-08
申请号：CN202110619997.9
申请日：2021-06-03
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 吕俊颉 , 杨世海 , 马礼修
IPC: H01L29/78 , H01L29/51 , H01L21/336
Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括栅极层、低掺杂半导体层、晶体铁电层以及源极端子和漏极端子。晶体铁电层设置在栅极层和低掺杂半导体层之间。源极端子和漏极端子设置在低掺杂半导体层上。
-
公开(公告)号：CN113394216A
公开(公告)日：2021-09-14
申请号：CN202110602005.1
申请日：2021-05-31
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 布兰丁·迪里耶
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明涉及多栅器件及其形成方法。一种示例性器件包括布置在衬底上方的沟道层、第一外延源极/漏极部件和第二外延源极/漏极部件。该沟道层布置在第一外延源极/漏极部件与第二外延源极/漏极部件之间。金属栅极布置在第一外延源极/漏极部件与第二外延源极/漏极部件之间。该金属栅极布置在沟道层的至少两个侧上方并与其物理接触。源极/漏极接触件布置在第一外延源极/漏极部件上方。掺杂晶体半导体层，例如镓掺杂晶体锗层，布置在第一外延源极/漏极部件与源极/漏极接触件之间。该掺杂晶体半导体层布置在第一外延源极/漏极部件的至少两个侧上方并与其物理接触。在一些实施例中，该掺杂晶体半导体层具有小于约1x10‑9Ω‑cm2的接触电阻率。
-
公开(公告)号：CN113380825A
公开(公告)日：2021-09-10
申请号：CN202110516834.8
申请日：2021-05-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吕俊颉 , 杨世海 , 林佑明 , 马礼修 , 乔治奥斯·韦理安尼堤斯
IPC: H01L27/11587 , H01L27/1159 , H01L27/11592 , H01L27/11597
Abstract: 一种铁电存储器器件包括多层堆叠件、沟道层和基于III‑V的铁电层。该多层堆叠件布置在衬底上并包括交替堆叠的多个导电层与多个介电层。该沟道层穿透多层堆叠件的多个导电层和多个介电层。该基于III‑V的铁电层布置在沟道层与多层堆叠件之间，并包括选自III族元素的至少一种元素、选自V族元素的至少一种元素和选自过渡金属元素的至少一种元素。本发明的实施例还公开了形成铁电存储器器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN113299830A
公开(公告)日：2021-08-24
申请号：CN202110564957.9
申请日：2021-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02 , H01L27/11507
Abstract: 实施例包含制造具有多个金属接触件的金属‑铁电金属电容器的结构和方法。实施例可包含：第一金属条带，设置在衬底上且在第一方向上延伸；铁电毯覆层，设置在第一金属条带上；第二金属条带，设置在铁电毯覆层上且在不同于第一方向的第二方向上延伸；以及多个金属接触件，设置在第一金属条带与第二金属条带之间且位于第一金属条带与第二金属条带的相交区内。
-
公开(公告)号：CN113054023B
公开(公告)日：2024-11-29
申请号：CN202110035032.5
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 铁电场效应晶体管包括半导体衬底，该半导体衬底包含在源极区域和漏极区域之间延伸的半导体沟道。铁电栅极介电层设置在半导体沟道上方，并且包括具有电荷俘获带的铁电材料，该电荷俘获带包括由铁电材料的界面陷阱生成的电子态。栅电极位于铁电栅极介电层上，并且配置为通过从栅极偏置电路分别施加导通电压和截止电压来为铁电场效应晶体管提供导通状态和截止状态。导通状态期间的电荷俘获带的能级与半导体沟道的少数电荷载流子的能级偏移。在铁电场效应晶体管的操作期间避免铁电材料中的电荷俘获，从而增大铁电场效应晶体管的耐久性。本发明的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113380825B
公开(公告)日：2024-07-16
申请号：CN202110516834.8
申请日：2021-05-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吕俊颉 , 杨世海 , 林佑明 , 马礼修 , 乔治奥斯·韦理安尼堤斯
Abstract: 一种铁电存储器器件包括多层堆叠件、沟道层和基于III‑V的铁电层。该多层堆叠件布置在衬底上并包括交替堆叠的多个导电层与多个介电层。该沟道层穿透多层堆叠件的多个导电层和多个介电层。该基于III‑V的铁电层布置在沟道层与多层堆叠件之间，并包括选自III族元素的至少一种元素、选自V族元素的至少一种元素和选自过渡金属元素的至少一种元素。本发明的实施例还公开了形成铁电存储器器件的方法。
-
公开(公告)号：CN115116950A
公开(公告)日：2022-09-27
申请号：CN202210110694.9
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯 , 马礼修
IPC: H01L21/8234 , H01L29/786
Abstract: 提供了半导体结构及其制造方法。半导体结构包括互连结构和形成在互连结构上方的电极层。半导体结构还包括形成在电极层上方的栅极介电层和形成在栅极介电层上方的氧化物半导体层。半导体结构还包括覆盖氧化物半导体层表面的含铟部件和形成在含铟部件上方的源极/漏极接触件。
-
公开(公告)号：CN113540344A
公开(公告)日：2021-10-22
申请号：CN202110727994.7
申请日：2021-06-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯 , 布兰丁·迪里耶 , 马礼修
Abstract: 提供了一种存储器器件，其可以包括第一电极、包括至少一个半导体金属氧化物层和至少一个含氢金属层的存储器层堆叠、以及第二电极。提供一种半导体器件，其可包括含有源极区、漏极区和沟道区的半导体金属氧化物层，位于沟道区表面的含氢金属层，以及位于沟道区上的栅电极。含氢金属层。每个含氢金属层可以包括至少90％的原子百分比的选自铂、铱、锇和钌的至少一种金属，并且可以包括0.001％至10％的原子百分比的氢原子％。氢原子可以可逆地浸入相应的半导体金属氧化物层中以改变电阻率并编码存储位。本发明的实施例还涉及半导体器件及其操作方法。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.031 seconds)
