-
公开(公告)号：CN118742020A
公开(公告)日：2024-10-01
申请号：CN202310373611.X
申请日：2023-03-31
Applicant: 华为技术有限公司
IPC: H10B12/00
Abstract: 本申请实施例提供一种三维存储阵列及其制备方法、存储器、电子设备，涉及存储技术领域，用于提高三维存储阵列的存储密度。该三维存储阵列包括衬底、堆叠结构和多根贯穿柱。其中，衬底上设置有堆叠结构，堆叠结构包括沿与衬底垂直的第一方向堆叠设置的多个存储层；存储层包括多根字线和多个存储单元；存储单元与同一存储层中的字线电连接。贯穿柱在第一方向上贯穿堆叠结构，贯穿柱中包括沿第一方向延伸的位线。在每个存储层中，两个存储单元与一根贯穿柱对应，与贯穿柱对应的两个存储单元沿第二方向相对设置在贯穿柱的两侧，并与贯穿柱中的位线电连接；其中，第二方向与第一方向垂直。该三维存储阵列可以应用于存储器和电子设备。
-
公开(公告)号：CN118678660A
公开(公告)日：2024-09-20
申请号：CN202310297345.7
申请日：2023-03-17
Applicant: 华为技术有限公司
IPC: H10B12/00
Abstract: 本申请提供一种三维存储阵列、存储器及电子设备的制备方法。涉及半导体存储技术领域。该三维存储阵列中的每一个存储单元包括第一晶体管和第二晶体管，作为读晶体管的第二晶体管可以采用双栅结构，其中一个栅极与作为写晶体管的第一晶体管电连接，另外一个栅极可以与读字线电连接，第二晶体管的源漏极中的一个接地。这样，该存储单元在进行读操作时，可以削弱读字线上的电压降现象；另外，该存储单元的工艺结构中，第一晶体管的各个膜层结构和第二晶体管的各个膜层结构被集成在堆叠的至少四层绝缘介质层中，此种工艺结构在制备时，可以实现存储阵列的三维堆叠，以提升存储容量。
-
公开(公告)号：CN118202472A
公开(公告)日：2024-06-14
申请号：CN202180103907.9
申请日：2021-12-06
Applicant: 华为技术有限公司
IPC: H01L29/786 , H10B53/30 , H10B12/00
Abstract: 本申请提供了一种晶体管装置及其制备方法、电子器件。该晶体管装置包括衬底结构以及设置于衬底结构上的沟道层、第一电极和电极结构；第一电极与电极结构隔离；电极结构包括沿第一方向排布的至少两个电极层，任意两个相邻的电极层之间电隔离，第一方向垂直于衬底结构；沿第一方向，至少两个电极层包括交替排布的至少一个源极和至少一个漏极；当源极和漏极均为至少两个，任意两个源极之间电连接，任意两个漏极之间电连接；沟道层位于第一电极与电极结构之间，且沟道层与任意一个电极层接触。该晶体管装置在不增加器件单元面积的基础上，通过增加电极层可以获得多个等效沟道，提高整个晶体管装置的有效沟道宽度以提高器件的输出电流。
-
公开(公告)号：CN117794247A
公开(公告)日：2024-03-29
申请号：CN202211153886.4
申请日：2022-09-21
Applicant: 华为技术有限公司
Abstract: 本申请实施例属于存储设备技术领域，具体涉及一种存储阵列及其制作方法、存储器、电子设备及读写方法。本申请实施例旨在解决存储阵列数据读取较慢的问题。本实施例提供的存储阵列、存储阵列制作方法及读写方法，器件层包括层叠设置的第一电极层、第一隔离层以及电极板，各第一电极层之间电连接。在数据读取时，可以向第一电极层和栅极柱供电，即可使栅极柱与各器件层形成的各存储晶体管均处于可读取数据的状态，此时通过电极板即可读取该电极板对应的存储晶体管内的数据，无需使栅极柱与各器件层形成的各存储晶体管均处于开启状态，提高了数据的读取速度。
-
公开(公告)号：CN117794233A
公开(公告)日：2024-03-29
申请号：CN202211146193.2
申请日：2022-09-20
Applicant: 华为技术有限公司
IPC: H10B12/00 , G11C11/409 , G11C11/4099
Abstract: 本申请提供一种存储芯片、其操作方法及电子设备，存储芯片包括：多层反熔断单元层、多条第一连接线、多条第二连接线、开关控制层、多条第一控制线和多条第二控制线，反熔断单元层包括：多个存储电容。第一连接线连接对应的反熔断单元层中的各存储电容的第一极，第二连接线连接对应的存储电容串中的各存储电容的第二极。开关控制层包括：分别与多条第二连接线对应的多个开关器件，开关器件包括：控制端，第一端及第二端，控制端与第一控制线连接，第一端与第二控制线连接，第二端与对应的第二连接线连接。存储电容更容易堆叠成三维结构，使反熔断单元阵列的结构更加紧凑，从而减小反熔断单元阵列面积开销，增大存储芯片的存储密度。
-
Patent Agency Ranking
公开(公告)号：CN117651421A
公开(公告)日：2024-03-05
申请号：CN202211003741.6
申请日：2022-08-19
Applicant: 华为技术有限公司
Abstract: 本申请实施例公开了一种存储阵列及其制备方法、存储器、电子设备，涉及半导体技术领域。存储阵列包括：衬底和存储单元子阵列。存储单元子阵列包括：叠层结构、第一沟道层、第一栅介质层及第一栅极。叠层结构包括导电层和存储功能层，导电层包括导电块，相邻两个导电块之间设置有存储功能层，相邻两个导电块和存储功能层形成存储单元。第一沟道层与存储单元相对应，第一沟道层的至少部分位于叠层结构的侧壁上，与存储单元中相邻两个导电块及存储功能层相接触。相邻两个导电块和第一沟道层、第一栅介质层、第一栅极形成第一晶体管。存储阵列呈3D架构，第一晶体管为垂直沟道结构场效应晶体管，便于增大存储单元和第一晶体管的数量，提高存储密度。
-
公开(公告)号：CN117199073A
公开(公告)日：2023-12-08
申请号：CN202210579793.1
申请日：2022-05-25
Applicant: 华为技术有限公司
IPC: H01L27/092 , H10B12/00 , H01L29/10 , H01L21/8238
Abstract: 一种互补场效应晶体管、其制备方法、存储器及电子设备。其中，该互补场效应晶体管中包括第一FET和第二FET，第一FET和第二FET中一个FET为N型FET，另一个FET为P型FET。由于第一FET和第二FET的沟道层均沿垂直方向环绕或部分环绕栅极设置，因此相比平面型的FET，本申请中第一FET和第二FET的水平投影面积均比较小。并且，将第一FET和第二FET堆叠设置，可以使得第一FET和第二FET的水平投影间距缩小至0，从而实现一种水平投影面积较小的CFET。并且，由于该CFET中两个FET的沟道长度均由源极和漏极之间的距离决定，在制备时，可以通过控制膜层的厚度来实现，不需要依赖高精度的光刻技术，因此制备工艺简单，成本低。
-
公开(公告)号：CN117015827A
公开(公告)日：2023-11-07
申请号：CN202180095759.0
申请日：2021-07-27
Applicant: 华为技术有限公司
IPC: G11C11/22
Abstract: 本申请实施例提供一种铁电存储器及其形成方法、包含有该铁电存储器的电子设备。主要用于提升铁电存储器的存储容量和存储密度。该铁电存储器包括：衬底和形成在衬底上的多个存储单元，每个存储单元包括晶体管和多个铁电电容，也就是说，每一个存储单元包括至少两个铁电电容，以构成多比特数据存储，晶体管和多个铁电电容沿与衬底相垂直的第一方向排布；任一铁电电容包括第一电极层、第二电极层和形成在第一电极层和第二电极层之间的铁电层；多个铁电电容的每相邻两个铁电电容的第一电极层相接触，以形成沿第一方向延伸的共用第一电极层。这样的话，通过使得晶体管和多个铁电电容沿与衬底相垂直的方向排布，以提升存储密度。
-
公开(公告)号：CN116799057A
公开(公告)日：2023-09-22
申请号：CN202210247054.2
申请日：2022-03-14
Applicant: 华为技术有限公司
IPC: H01L29/78 , H01L29/45 , H01L21/336
Abstract: 本申请实施例公开了一种垂直沟道晶体管结构，在源极和介质层之间，以及在漏极和介质层之间均引入接触层，这两个接触层电阻低，掺杂浓度高，与金属接触良好，可以使得源极、漏极和半导体沟道层之间形成欧姆接触，这种结构的垂直沟道晶体管在工作时，电子可以利用波动性直接穿过势垒从源极进入半导体沟道层，以及从半导体沟道层进入漏极，也即实现了电流的遂穿注入，大大降低了垂直沟道晶体管的接触电阻，增大了垂直沟道晶体管的工作电流。
-
公开(公告)号：CN116746293A
公开(公告)日：2023-09-12
申请号：CN202280004263.2
申请日：2022-01-07
Applicant: 华为技术有限公司
Abstract: 本申请公开了一种存储器及电子设备，该存储器可以包括至少一层存储阵列，与该至少一层存储阵列层叠设置的晶体管阵列。其中，每一层存储阵列中包括多个存储单元；晶体管阵列中可以包括沿第一方向排列的多个晶体管组，每一晶体管组包括沿第二方向等距离排列的多个晶体管，且相邻晶体管组沿第二方向错位排列；晶体管组中每一晶体管对应电连接各存储阵列中一个的存储单元，第一方向与第二方向垂直。在该存储器中，晶体管阵列中晶体管的排列呈蜂窝排列，相比晶体管阵列为规则的矩阵排列可以增加单位面积上晶体管的数量，从而减小单个晶体管的水平投影面积，进而可以提高存储阵列中存储单元的密度，提高存储器的存储容量。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.036 seconds)
