公开(公告)号：CN119479725A

公开(公告)日：2025-02-18

申请号：CN202311016963.6

申请日：2023-08-11

Applicant: 华为技术有限公司

Inventor： 章文强 ,  景蔚亮 ,  王正波 ,  廖恒

IPC: G11C11/4096 ,  G11C11/4074 ,  G11C11/4091 ,  G11C11/401 ,  G11C5/06 ,  H10B41/30

Abstract: 本申请提供一种存储装置及其控制方法、电子设备，涉及存储技术领域，能够在增大电流读取裕量(sense margin)的同时，还能够进一步提升存储密度。该存储装置中包括第一存储单元以及与第一存储单元电连接的差分灵敏放大器。第一存储单元中包括第一浮栅晶体管和第二浮栅晶体管。其中，第一浮栅晶体管和第二浮栅晶体管位于后道工序，并且采用金属氧化物半导体环沟道型场效应晶体管。差分灵敏放大器位于前道工序，并且差分灵敏放大器同时与第一浮栅晶体管和第二浮栅晶体管的源极连接。

公开(公告)号：CN117673167A

公开(公告)日：2024-03-08

申请号：CN202211055661.5

申请日：2022-08-31

Applicant: 华为技术有限公司

Inventor： 黄凯亮 ,  景蔚亮 ,  章文强 ,  王昭桂 ,  王正波 ,  廖恒 ,  古里·桑卡尔·卡尔 ,  考斯图夫·班纳吉

IPC: H01L29/786 ,  H01L29/417 ,  H01L21/336

Abstract: 本申请实施例提供一种芯片及其制备方法、电子设备，解决了芯片的栅控能力随器件尺寸的微缩而降低的问题。该芯片包括衬底、源极、漏极、第一通道孔、沟道层、栅极和栅介质层；第一通道孔的侧壁面为凹壁面，凹壁面上形成有沟道层。其中，凹壁面包括第一通道孔的侧壁朝平行于衬底的方向凹陷形成的凹腔的壁面，凹腔形成的壁面增加了沟道层的形成位置，使得沟道层的面积增加。以及，凹腔位于源、漏极之间，这样，源、漏极的部分表面形成凹腔的壁面，进而，设置在凹腔壁面的沟道层与源、漏极的接触面积增大，提高了栅控能力，从而增加了芯片的开态电流。

公开(公告)号：CN117750776A

公开(公告)日：2024-03-22

申请号：CN202211110973.1

申请日：2022-09-13

Applicant: 华为技术有限公司

Inventor： 景蔚亮 ,  王正波 ,  王易成 ,  章文强 ,  殷士辉 ,  廖恒

IPC: H10B53/30 ,  H10B53/20 ,  H10B53/40 ,  H10B53/10 ,  G11C11/22

Abstract: 本申请公开一种存储芯片及电子设备，涉及半导体技术领域。存储芯片包括缓存器，缓存器包括：第一堆叠结构、第一导电柱、第一铁电层、读晶体管和写晶体管。第一堆叠结构包括至少一层第一板线层和位于第一板线层相对两侧的第一介质层。在第一板线层的数量为多层的情况下，该多层第一板线层相连接。第一导电柱贯穿第一堆叠结构。第一铁电层位于第一板线层和第一导电柱之间，且环绕第一导电柱。读晶体管的栅极与第一导电柱相连接。写晶体管的源极和漏极中的一者与第一导电柱相连接。上述缓存器采用铁电存储器形成，其铁电缓存单元呈2T1C结构。缓存器结构简单，占据的面积较小，有利于减小存储芯片中缓存器的面积占比，提高存储芯片的面积效率。

公开(公告)号：CN117174142A

公开(公告)日：2023-12-05

申请号：CN202210584869.X

申请日：2022-05-26

Applicant: 华为技术有限公司

Inventor： 章文强 ,  焦广泛 ,  景蔚亮 ,  王正波 ,  廖恒

IPC: G11C16/04 ,  G11C16/30

Abstract: 本申请公开了一种硅片级系统、其修复方法及电子设备，通过在处理器层与存储器层之间增加的光互联层，可以实现处理器层中单个处理器芯片通过光电转换模块以光信号的方式访问存储器层中任意存储器芯片的数据，并且处理器层中各处理器芯片之间可以通过光电转换模块以光信号的方式进行数据交换，从而实现处理器层中全部处理器芯片与存储器层中存储器芯片的全部到全部的拓扑连接，能提高处理器芯片之间的带宽，以及提高单个处理器芯片所能访问的存储器容量，提高硅片级系统的计算性能。并且，由于采用光互联层作为存储器层和处理器层之间的互联工具，在进行测试时，仅需要屏蔽单个损坏的器件单元即可实现修复功能，提高了产品良率。