-
公开(公告)号：CN114388620B
公开(公告)日：2022-08-23
申请号：CN202210042071.2
申请日：2022-01-14
Applicant: 北京科技大学
IPC: H01L29/78 , H01L21/336 , H01L29/51
Abstract: 本发明公开了一种基于α‑硒化铟纳米片的二维范德华铁电隧穿结存储器及其构筑方法和应用，涉及半导体材料与器件技术领域。该存储器包括金属电极、少层六方氮化硼或氧化铪、α‑硒化铟纳米片、少层石墨烯及目标衬底；少层石墨烯完全覆盖目标衬底表面，α‑硒化铟纳米片部分覆盖少层石墨烯表面，少层六方氮化硼或氧化铪完全覆盖α‑硒化铟纳米片表面；金属电极为两个，分别沉积于少层六方氮化硼或氧化铪表面和少层石墨烯表面。本发明发挥二维铁电材料优势，通过简单、普适性强的方法构筑得到稳定性良好，能实现高阻值转变的存储器，对非易失性存储器领域具有重要意义。
-
公开(公告)号：CN114895529A
公开(公告)日：2022-08-12
申请号：CN202210395800.2
申请日：2022-04-15
Applicant: 北京科技大学
Abstract: 本发明公开了一种微机械剥离图案化二维材料的制备方法，包括如下步骤：S101：在初始衬底上剥离出过渡金属硫化物的二维材料；S102：将剥离出的所述二维材料转移至所需使用的目标衬底上；S103：在所述基底上旋涂电子束光刻胶，将其烘干后用电子束曝光的方式将所述基底上的电子束光刻胶层图案化；S104：将所述步骤S103处理后的基底浸没在丙酮溶液中，然后取出并加热，去除电子束光刻胶，得到微机械剥离图案化二维材料。本发明的微机械剥离图案化二维材料的制备方法，剥离速度快，操作简单成本低，适用于大范围推广。本发明方法制备得到的图案化的机械剥离二维材料图案化质量高，不易被污染。
-
公开(公告)号：CN116705889A
公开(公告)日：2023-09-05
申请号：CN202310774784.2
申请日：2023-06-28
Applicant: 北京科技大学
IPC: H01L31/101 , H01L31/18 , H01L31/0352 , H01L31/0236 , B82Y20/00 , B82Y40/00
Abstract: 本发明公开了梯度应变调控的范德华异质结型光电探测器及其制备方法，包括：源电极、半导体基底、二维层状材料、一维半导体纳米柱阵列、石墨烯层、绝缘层和漏电极；源电极设置在所述半导体基底上表面的一侧，一维半导体纳米柱阵列设置于半导体基底上表面图案化区域，绝缘层设置在半导体基底上表面远离源电极的另一侧以及一维半导体纳米柱阵列的间隙位置，二维层状材料置于一维半导体纳米柱阵列和绝缘层上，石墨烯层置于二维层状材料上，漏电极设置在所述石墨烯层上方。本发明具有一定的普适性，不仅局限于使用的几种材料，凡是可以构筑出类似结构的材料均可由此方法进行研究，拓宽了材料应变工程的研究范围。
-
公开(公告)号：CN116190436A
公开(公告)日：2023-05-30
申请号：CN202310174922.3
申请日：2023-02-28
Applicant: 北京科技大学
Abstract: 本发明公开了一种二维同质结型逻辑反相器及其制备方法，包括：绝缘衬底、第一电极组、介电层、二维半导体层和第二电极组；基于二维半导体层、介电层、第一电极组形成所述悬空沟道区域，其中，悬空沟道区域用于抑制静态电流；第一电极组包括：输出电极和输入电极，介电层包括：第一介电层和第二介电层，第二电极组包括：驱动电极和接地电极。本发明制备的同质结型逻辑反相器制备方法简便可行，具有普适性，能够有效抑制了逻辑反相器运行时静态电流的上升，从而降低功耗，并且能够提高逻辑反相器的工作寿命和服役稳定性。
-
Patent Agency Ranking
公开(公告)号：CN114784130B
公开(公告)日：2023-03-24
申请号：CN202210429697.9
申请日：2022-04-22
Applicant: 北京科技大学
IPC: H01L31/032 , H01L31/0352 , H01L31/102 , H01L31/18 , B82Y30/00 , B82Y40/00
Abstract: 本发明公开了一种静电自掺杂二极管及其制备方法，属于二维半导体材料技术领域。所述静电自掺杂二极管的结构包括：依次堆叠的绝缘衬底、漏极、介电层、二维半导体层和源极，其中，二维半导体层需要与漏极接触。本发明制备的静电自掺杂二极管具有服役稳定性好、普适性好等优异性能，同时，加工工艺简单。本发明提供的制备方法旨在避免化学掺杂，物理掺杂，缺陷调控等手段带来的材料极性不稳定的问题，提出一种简便可行，无损可逆的二极管构筑新途径。
-
公开(公告)号：CN114937741A
公开(公告)日：2022-08-23
申请号：CN202210283293.3
申请日：2022-03-22
Applicant: 北京科技大学
Abstract: 本发明提供了一种电荷俘获型的二维水平同质结整流器及制备方法，涉及半导体电子技术领域，能够在正栅电场条件下利用石墨炔和二氧化硅绝缘层对双极性二维二硒化钨进行p掺杂和n掺杂，形成的p‑n结可以获得较大的整流比且整流性能稳定；该整流器通过对二维二硒化钨同时进行n型掺杂和p型掺杂，使所述二维二硒化钨在水平方向形成p‑n同质结，从而使其输出电流随着输入漏源电压的正负分别呈现高电平和低电平，实现整流器功能该整流器通过石墨炔薄膜和二氧化硅绝缘层同时与部分二维二硒化钨接触连接，在硅栅电极施加的正向栅电场作用下实现p型和n型掺杂，从而形成同质结。本发明提供的技术方案适用于整流的过程中。
-
公开(公告)号：CN114429988A
公开(公告)日：2022-05-03
申请号：CN202210107442.0
申请日：2022-01-28
Applicant: 北京科技大学
IPC: H01L29/778 , H01L29/24
Abstract: 本发明公开一种基于二维半金属电极的金属半导体接触结构，所述半导体模块为二维半导体材料，所述金属电极模块为表面无悬挂键的二维半金属材料，所述二维半导体材料与二维半金属材料之间界面为表面粗糙度在0.01‑1nm且表面无悬挂键的范德华界面，所述二维半导体材料与二维半金属材料的层间距小于1nm；本发明的二维半金属材料具有合适的高功函数，以匹配半导体材料的能带边缘，并最终确保接近零的肖特基势垒，其场效应晶体管在室温下显示出创纪录高迁移率，减少肖特基势垒的全二维接触，并展示了其减少肖特基势垒的优化机制，有助于基于二维半导体的肖特基结设计和优化。
-
公开(公告)号：CN114388620A
公开(公告)日：2022-04-22
申请号：CN202210042071.2
申请日：2022-01-14
Applicant: 北京科技大学
IPC: H01L29/78 , H01L21/336 , H01L29/51
Abstract: 本发明公开了一种基于α‑硒化铟纳米片的二维范德华铁电隧穿结存储器及其构筑方法和应用，涉及半导体材料与器件技术领域。该存储器包括金属电极、少层六方氮化硼或氧化铪、α‑硒化铟纳米片、少层石墨烯及目标衬底；少层石墨烯完全覆盖目标衬底表面，α‑硒化铟纳米片部分覆盖少层石墨烯表面，少层六方氮化硼或氧化铪完全覆盖α‑硒化铟纳米片表面；金属电极为两个，分别沉积于少层六方氮化硼或氧化铪表面和少层石墨烯表面。本发明发挥二维铁电材料优势，通过简单、普适性强的方法构筑得到稳定性良好，能实现高阻值转变的存储器，对非易失性存储器领域具有重要意义。
-
公开(公告)号：CN113315507A
公开(公告)日：2021-08-27
申请号：CN202110566411.7
申请日：2021-05-24
Applicant: 北京科技大学
IPC: H03K19/094 , H03K19/20
Abstract: 本发明公开了一种二维材料光控逻辑门，包括集成在第一衬底上的第一光敏层、第一电极、第二电极、第三电极和第四电极；集成在第二衬底上的第二光敏层、第五电极和第六电极；第一光敏层和第二光敏层均由二维材料制成；第一衬底、第一光敏层、第一电极和第二电极构成第一光电晶体管；第一衬底、第一光敏层、第二电极和第三电极构成第二光电晶体管；第一衬底、第一光敏层、第三电极和第四电极构成第三光电晶体管；第二衬底、第二光敏层、第五电极和第六电极构成第四光电晶体管；第一光电晶体管、第二光电晶体管及第三光电晶体管串联；第三光电晶体管与第四光电晶体管并联。该二维材料光控逻辑门具有制备工艺简单，器件体积小，利于大规模集成的优点。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.018 seconds)
