公开(公告)号：CN116230761B

公开(公告)日：2024-05-10

申请号：CN202310174874.8

申请日：2023-02-28

Applicant: 北京科技大学

Inventor： 张跃 ,  卫孝福 ,  张铮 ,  张先坤 ,  于慧慧 ,  高丽 ,  洪孟羽 ,  陈匡磊 ,  尚金森 ,  都娴 ,  罗雨欣

IPC: H01L29/772 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明提供一种二维可重构晶体管及其制备方法、调控方法，包括绝缘衬底、源极、底栅电极、底栅介电层、二维半导体层、顶栅介电层、漏极和顶栅电极；其中，源极和底栅电极位于绝缘衬底上方，底栅介电层覆盖底栅电极，二维半导体层位于所述底栅介电层上方并与所述源极接触，顶栅介电层覆盖所述二维半导体层，漏极与所述二维半导体层接触，顶栅电极位于所述顶栅介电层上方且不与漏极接触。本发明垂直双栅极电压调控的二维可重构晶体管应用于未来集成电路时，同等算力条件下，可以节省大量的晶体管，减少集成电路占用面积，降低集成电路成本和整体的能耗，满足未来人工智能、物联网等应用的发展需求。

公开(公告)号：CN116190436A

公开(公告)日：2023-05-30

申请号：CN202310174922.3

申请日：2023-02-28

Applicant: 北京科技大学

Inventor： 张跃 ,  卫孝福 ,  张铮 ,  张先坤 ,  于慧慧 ,  高丽 ,  洪孟羽 ,  都娴

IPC: H01L29/76 ,  H01L21/33 ,  H01L29/06

Abstract: 本发明公开了一种二维同质结型逻辑反相器及其制备方法，包括：绝缘衬底、第一电极组、介电层、二维半导体层和第二电极组；基于二维半导体层、介电层、第一电极组形成所述悬空沟道区域，其中，悬空沟道区域用于抑制静态电流；第一电极组包括：输出电极和输入电极，介电层包括：第一介电层和第二介电层，第二电极组包括：驱动电极和接地电极。本发明制备的同质结型逻辑反相器制备方法简便可行，具有普适性，能够有效抑制了逻辑反相器运行时静态电流的上升，从而降低功耗，并且能够提高逻辑反相器的工作寿命和服役稳定性。

公开(公告)号：CN114784130B

公开(公告)日：2023-03-24

申请号：CN202210429697.9

申请日：2022-04-22

Applicant: 北京科技大学

Inventor： 张跃 ,  卫孝福 ,  张铮 ,  张先坤 ,  于慧慧 ,  高丽 ,  汤文辉 ,  洪孟羽 ,  都娴

IPC: H01L31/032 ,  H01L31/0352 ,  H01L31/102 ,  H01L31/18 ,  B82Y30/00 ,  B82Y40/00

Abstract: 本发明公开了一种静电自掺杂二极管及其制备方法，属于二维半导体材料技术领域。所述静电自掺杂二极管的结构包括：依次堆叠的绝缘衬底、漏极、介电层、二维半导体层和源极，其中，二维半导体层需要与漏极接触。本发明制备的静电自掺杂二极管具有服役稳定性好、普适性好等优异性能，同时，加工工艺简单。本发明提供的制备方法旨在避免化学掺杂，物理掺杂，缺陷调控等手段带来的材料极性不稳定的问题，提出一种简便可行，无损可逆的二极管构筑新途径。

公开(公告)号：CN116230761A

公开(公告)日：2023-06-06

申请号：CN202310174874.8

申请日：2023-02-28

Applicant: 北京科技大学

Inventor： 张跃 ,  卫孝福 ,  张铮 ,  张先坤 ,  于慧慧 ,  高丽 ,  洪孟羽 ,  陈匡磊 ,  尚金森 ,  都娴 ,  罗雨欣

IPC: H01L29/772 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明提供一种二维可重构晶体管及其制备方法、调控方法，包括绝缘衬底、源极、底栅电极、底栅介电层、二维半导体层、顶栅介电层、漏极和顶栅电极；其中，源极和底栅电极位于绝缘衬底上方，底栅介电层覆盖底栅电极，二维半导体层位于所述底栅介电层上方并与所述源极接触，顶栅介电层覆盖所述二维半导体层，漏极与所述二维半导体层接触，顶栅电极位于所述顶栅介电层上方且不与漏极接触。本发明垂直双栅极电压调控的二维可重构晶体管应用于未来集成电路时，同等算力条件下，可以节省大量的晶体管，减少集成电路占用面积，降低集成电路成本和整体的能耗，满足未来人工智能、物联网等应用的发展需求。

公开(公告)号：CN116190436B

公开(公告)日：2024-05-10

申请号：CN202310174922.3

申请日：2023-02-28

Applicant: 北京科技大学

Inventor： 张跃 ,  卫孝福 ,  张铮 ,  张先坤 ,  于慧慧 ,  高丽 ,  洪孟羽 ,  都娴

IPC: H01L29/76 ,  H01L21/33 ,  H01L29/06

Abstract: 本发明公开了一种二维同质结型逻辑反相器及其制备方法，包括：绝缘衬底、第一电极组、介电层、二维半导体层和第二电极组；基于二维半导体层、介电层、第一电极组形成所述悬空沟道区域，其中，悬空沟道区域用于抑制静态电流；第一电极组包括：输出电极和输入电极，介电层包括：第一介电层和第二介电层，第二电极组包括：驱动电极和接地电极。本发明制备的同质结型逻辑反相器制备方法简便可行，具有普适性，能够有效抑制了逻辑反相器运行时静态电流的上升，从而降低功耗，并且能够提高逻辑反相器的工作寿命和服役稳定性。

公开(公告)号：CN114784130A

公开(公告)日：2022-07-22

申请号：CN202210429697.9

申请日：2022-04-22

Applicant: 北京科技大学

Inventor： 张跃 ,  卫孝福 ,  张铮 ,  张先坤 ,  于慧慧 ,  高丽 ,  汤文辉 ,  洪孟羽 ,  都娴

IPC: H01L31/032 ,  H01L31/0352 ,  H01L31/102 ,  H01L31/18 ,  B82Y30/00 ,  B82Y40/00

Abstract: 本发明公开了一种静电自掺杂二极管及其制备方法，属于二维半导体材料技术领域。所述静电自掺杂二极管的结构包括：依次堆叠的绝缘衬底、漏极、介电层、二维半导体层和源极，其中，二维半导体层需要与漏极接触。本发明制备的静电自掺杂二极管具有服役稳定性好、普适性好等优异性能，同时，加工工艺简单。本发明提供的制备方法旨在避免化学掺杂，物理掺杂，缺陷调控等手段带来的材料极性不稳定的问题，提出一种简便可行，无损可逆的二极管构筑新途径。