公开(公告)号：CN114899185B

公开(公告)日：2022-12-02

申请号：CN202210812604.0

申请日：2022-07-12

Applicant: 之江实验室

Inventor： 李顺斌 ,  王伟豪 ,  张汝云 ,  刘勤让 ,  万智泉 ,  沈剑良

IPC: H01L25/18 ,  H01L25/16 ,  H01L21/60 ,  H01L21/027

Abstract: 本发明公开了一种适用于晶圆级异质异构芯粒的集成结构和集成方法，包括异质异构芯粒、硅转接板、晶圆基板以及芯粒配置基板，硅转接板上表面具有异构的微凸点用于键合异质异构芯粒，与一组异质异构芯粒键合形成标准集成件，硅转接板下表面具有统一标准化的微焊盘，与晶圆基板上表面的标准集成区域连接，标准及城区通过重布线层和统一标准化的微凸点阵列形成，晶圆基板利用其底部硅通孔与芯粒配置基板连接，芯粒配置基板为有机材料制作，其底部完成大型功率器件以及接插件的集成。本发明解决了因晶圆厂晶圆制备过程中光罩图案无法频繁更换的工艺流程的问题，从而为晶圆级的异质异构芯粒拼装集成提供高效可行的技术保障。

公开(公告)号：CN114864525B

公开(公告)日：2022-10-21

申请号：CN202210796930.7

申请日：2022-07-08

Applicant: 之江实验室

Inventor： 李顺斌 ,  王伟豪 ,  张汝云 ,  刘勤让 ,  万智泉 ,  沈剑良

IPC: H01L23/485 ,  H01L23/48 ,  H01L23/528 ,  H01L21/768 ,  H01L21/60

Abstract: 本发明公开了适用于晶上集成的晶圆基板标准集成区域布线结构与方法，包括核心电压网络、互连信号网络、时钟信号网络、以及地线网络，核心电压网络与互连信号网络同属于顶层金属层，时钟信号网络位于中层金属层，地线网络位于底层金属层。标准集成区域向上提供的管脚包括核心电压管脚、互连信号管脚、时钟信号管脚、地线管脚、复杂功能管脚，复杂功能管脚由晶圆底部TSV直接连接到系统外部，其余管脚通过所属信号网络实现连接；核心电压管脚与地线管脚采用条纹交错的方式分布在中心对称的井字形核心电压区内，互连信号管脚分布在标准集成区域四周的互连信号区。本发明解决了因布线层数多、布线缺乏规划引起的晶圆基板金属走线良率低的问题。

公开(公告)号：CN117081664B

公开(公告)日：2024-09-27

申请号：CN202311051120.X

申请日：2023-08-18

Applicant: 之江实验室

Inventor： 叶德好 ,  黄欣雨 ,  万智泉 ,  邓庆文

IPC: H04B10/079

Abstract: 本说明书公开了一种基于Benes网络的光开关单元的测试方法，在Benes网络的中间级光开关和下一级光开关之间设置各监测端口，选择待测试光开关单元并获取待测试光开关单元的状态，从而根据待测试光开关单元的状态确定待测试路径，根据待测试路径从各监测端口中确定对待测试光开关进行测试的目标监测端口，向待测试路径中位于首位的光开关单元输入第一测试信号，对待测试路径中的待测试光开关单元进行电压扫描，进而从目标监测端口接收第二测试信号，根据第二测试信号确定待测试光开关单元的测试结果。可见，通过上述方案，减少了手动测试光开关单元的工作量和错误率，极大地降低了大规模光开关单元测试的难度。

公开(公告)号：CN117033005B

公开(公告)日：2024-01-26

申请号：CN202311285983.3

申请日：2023-10-07

Applicant: 之江实验室

Inventor： 万智泉 ,  叶德好

IPC: G06F9/52 ,  G06N3/092

Abstract: 本说明书公开了一种无死锁路由方法、装置、存储介质及电子设备。所述方法包括：获取各路由节点，并确定各路由节点之间的连接信息；根据连接信息，确定各路由节点在每种接收状态下采取不同输出行为时的初始收益信息；确定目标节点对应的奖励值，并根据路由算法对应的流量转向规则确定各路由节点在每种接收状态下采取不同输出行为时的奖励值；将初始收益信息输入预设的强化学习模型，以通过强化学习模型，根据奖励值对初始收益信息进行更新，得到不同源节点和目标节点的路由组合对应的目标收益信息；根据目标收益信息，生成各路由组合对应的路由表，并根据路由表执行路由任务。

公开(公告)号：CN117038629A

公开(公告)日：2023-11-10

申请号：CN202311298879.8

申请日：2023-10-09

Applicant: 之江实验室

Inventor： 王伟豪 ,  刘冠东 ,  李洁 ,  万智泉 ,  王传智 ,  段元星 ,  戚定定

IPC: H01L23/498 ,  H01L23/48 ,  H01L23/482 ,  H01L23/485 ,  H01L21/60

Abstract: 本发明公开了基于玻璃载板的无塑封嵌入式晶上系统结构及制备方法，该基于玻璃载板的无塑封嵌入式晶上系统结构包括：玻璃载板、芯粒、硅中介层、外结构件及芯片贴膜。玻璃载板上设有沟槽和载板微流道，芯粒通过芯片贴膜粘结在沟槽内。芯粒的第一键合面设有第一金属衬垫。硅中介层堆叠于玻璃载板和芯粒，硅中介层设有第二金属衬垫、金属互连、硅通孔、第一金属重布线层及第三金属衬垫。外结构件上设有结构件微流道，结构件微流道与载板微流道连通。第一金属衬垫和第二金属衬垫键合，硅通孔、第一金属重布线层和第三金属衬垫与芯粒连接。玻璃载板可以防止芯粒和硅中介层集成后翘曲量的增加，降低了后续工序的难度。

公开(公告)号：CN117003197A

公开(公告)日：2023-11-07

申请号：CN202311247135.3

申请日：2023-09-26

Applicant: 之江实验室

Inventor： 刘冠东 ,  王传智 ,  刘楠 ,  王继厚 ,  王伟豪 ,  李洁 ,  万智泉 ,  戚定定 ,  张汝云

IPC: B81C1/00 ,  G01C21/16

Abstract: 本发明公开了一种具有垂直法珀腔的可晶上集成的高温惯性芯片制备方法，包括：在单晶硅晶圆上表面深刻蚀质量块填充孔并填充制成质量柱；围绕质量柱的三个侧面深刻蚀形成间隙，并对间隙进行临时填充；在间隙的对侧的单晶硅晶圆上表面刻蚀形成台阶，并在台阶上依次沉积下包层、芯层、上包层，形成光波导；在光波导的出射端面和质量柱之间的台阶顶部深刻蚀深沟槽结构，减薄单晶硅晶圆下表面使深沟槽和质量柱贯穿单晶硅晶圆，并形成垂直敏感结构；用湿法腐蚀从上下两端同时腐蚀减薄质量柱形成质量块；去除临时填充的材料，对得到的芯体结构进行密封，形成垂直法珀腔。

公开(公告)号：CN116260760A

公开(公告)日：2023-06-13

申请号：CN202211613274.9

申请日：2022-12-15

Applicant: 之江实验室 ,  华南理工大学

Inventor： 植浩聪 ,  王小航 ,  李顺斌 ,  邓庆文 ,  孙天宁 ,  万智泉 ,  王之宇

IPC: H04L45/12 ,  H04L45/02 ,  H04L45/586

Abstract: 本发明提供了一种在多芯粒互连网络中基于流量感知的拓扑重构方法。多芯粒互连网络拓扑包括芯粒内网络拓扑和芯粒间网络拓扑，该方法通过在芯粒间网络中增加可配置交叉开关网络，并运用启发式重构方法配置这些可配置交叉开关，为频繁通信的路由器提供直接连接的虚拟链路，以降低平均跳数和网络延迟。本发明通过减少芯粒管脚数量，降低网络的平均跳数和延迟，从而降低芯片的面积和成本，提高其性能，可用于通用处理器和多种应用的专用处理器的设计。

公开(公告)号：CN116127905A

公开(公告)日：2023-05-16

申请号：CN202310402712.5

申请日：2023-04-06

Applicant: 之江实验室

Inventor： 霍婷婷 ,  万智泉 ,  邓庆文 ,  张汝云 ,  李顺斌 ,  胡守雷 ,  张坤 ,  刘勤让 ,  沈剑良

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398 ,  H01L23/488 ,  G06F115/12

Abstract: 本发明涉及一种用于设计基板的方法、基板及晶圆级芯粒集成结构，所述基板包括依次堆叠的第一焊盘组、互联层和第二焊盘组；芯粒贴装于芯粒焊盘上，所述芯粒焊盘用于键合至所述第二焊盘组，以使所述芯粒、所述芯粒焊盘和所述基板构成晶圆级芯粒集成结构；PCB焊盘的两面分别用于键合PCB板和所述第一焊盘组，以使所述PCB板、所述PCB焊盘和所述晶圆级芯粒集成结构构成目标交换系统。芯粒通过互联层内部三维布线作为和PCB板之间的信号传输过渡，避免了芯粒和PCB板之间直接信号传输，也就避免了芯粒和PCB板之间因尺寸不匹配或者热膨胀系数等原因造成的信号传输迟延，从而提升信号传输性能。

公开(公告)号：CN116011394A

公开(公告)日：2023-04-25

申请号：CN202310010291.1

申请日：2023-01-04

Applicant: 之江实验室

Inventor： 万智泉 ,  霍婷婷 ,  邓庆文 ,  张汝云 ,  沈剑良 ,  刘勤让

IPC: G06F30/398 ,  G06F30/392 ,  G06F30/394

Abstract: 本说明书公开了一种异常检测方法、装置、设备及存储介质，可以根据晶圆基板的每层结构中设置的每个基本单元在该层结构中的位置分布以及根据预设的晶圆基板每层结构之间的叠加关系，分析出由各个基本单元组成晶圆基板的各目标连接网络，从而可以将通过对晶圆基板版图分析得到的各目标连接网络和研发人员设计的晶圆基板原理图中的各连接网络之间进行比对，以确定出按照晶圆基板版图制备晶圆基板时是否存在异常，进而可以有效的对晶圆基板版图中是否存在导致制备的晶圆基板存在开路或短路异常的错误，进行检测。

公开(公告)号：CN114896940B

公开(公告)日：2022-09-20

申请号：CN202210817940.4

申请日：2022-07-13

Applicant: 之江实验室

Inventor： 万智泉 ,  李顺斌 ,  张汝云 ,  王伟豪

IPC: G06F30/392 ,  G06F30/18

Abstract: 本发明提供了一种软件定义的晶圆级交换系统设计方法及装置，包括：确定晶圆级交换系统布局约束；构建目标晶圆级交换系统并确定参数，设计交换网络逻辑拓扑结构；设计交换芯粒在晶圆基板上的布局；分别设计对外芯粒和内部芯粒接口结构；配置交换芯粒各端口交换模式与使能状态；当晶圆级交换系统可实现目标逻辑拓扑结构，则结束流程；否则，重新构造交换网络逻辑拓扑结构并将其映射到基板上。本发明基于集成电路制造工艺约束所能提供的物理拓扑结构固定的晶圆基板，通过软件定义混合交换机制的方式构建面向不同应用场景的高性能、大规模、拓扑结构灵活的晶圆级交换系统。