-
公开(公告)号：CN114384770A
公开(公告)日：2022-04-22
申请号：CN202011142210.6
申请日：2020-10-22
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F9/00
Abstract: 本申请公开了一种晶圆对准方法、装置及半导体器件，方法包括：采集整个晶圆的平整度数据，获取位于预设位置的曝光场内的平整度数据，所述预设位置的曝光场内包含用于进行晶圆对准的对准标记；判定所述位于预设位置的曝光场内的平整度数据是否符合预设条件；若不符合预设条件，则从所述晶圆上的其他曝光场中选取平整度数据符合预设条件的曝光场，并利用选取的曝光场内包含的对准标记进行晶圆对准，以避免由于晶圆平整图发生局部焦距异常，造成对准失败的问题，进而达到降低晶圆返工率的目的，降低生产成本。
-
公开(公告)号：CN114326335A
公开(公告)日：2022-04-12
申请号：CN202011061653.2
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F9/00
Abstract: 本申请公开了一种用于图案层对准的对准标记系统及图案层对准方法，系统包括：第一图案层上的第一标记和第二图案层上的第二标记；所述第一标记和所述第二标记能够组合为一个对准标记，以在形成第一图案层和第二图案层之上的第三图案层时，所述第一标记和所述第二标记用于将第三图案层的掩模与所述第一图案层和所述第二图案层对准。在不改变光刻机原有扫描算法基础上，由于第一图案层上的第一标记和第二图案层上的第二标记能够组合为一个完整的对准标记，因此通过一次扫描即可得到两个标记组合形成的完整对准标记在晶圆上的位置，并根据扫描得到的位置进行对准，从而缩短了扫描时间，可以提升晶圆生产效率。
-
公开(公告)号：CN114167693A
公开(公告)日：2022-03-11
申请号：CN202010948689.6
申请日：2020-09-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F9/00 , G03F7/20 , H01L21/66 , H01L23/544
Abstract: 本申请公开了一种用于套刻精度测量的标记系统及量测方法，系统包括：第一图案层上的第一套刻标记和第二图案层上的第二套刻标记；其中，所述第二套刻标记为接触孔，所述第一套刻标记的垂直投影全部位于第二套刻标记内。通过将接触孔(即实际图案)作为图案层的套刻标记，透过接触孔标记可以看到另一图案层的套刻标记，便于量测设备测量本图案层与另一图案层之间的套刻精度，由于将实际图案作为套刻标记，可以节省单独套刻标记工艺，缩短工艺时间，同时也避免了制作套刻标记工艺带来的测量误差，从而使得测量值与实际产品的套刻精度一致，可以提升产品的良率。
-
公开(公告)号：CN114005810A
公开(公告)日：2022-02-01
申请号：CN202010739629.3
申请日：2020-07-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/544 , H01L21/8242 , G03F7/20
Abstract: 本公开提供一种半导体器件的套刻标记及其使用方法。其中所述套刻标记包括相对于中心呈十字对称的第一对组件和第二对组件，所述套刻标记还包括至少一对第三对组件，所述第三对组件的两个组件相对于所述中心对称分布。所述套刻标记的使用方法，包括：使用传感器检测所述套刻标记中每个组件的偏差角度和大小；根据所述偏差角度和大小计算确认所述套刻标记的整体偏差角度和大小。本公开能够减少套刻标记分析的次数，可以在早期防止品质不良发生。本公开对于套刻误差数值，禁止过补正与误补正，能够一次确认套刻标记变形的方式。
-
公开(公告)号：CN114002909A
公开(公告)日：2022-02-01
申请号：CN202010737832.7
申请日：2020-07-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F1/00 , G03F1/36 , G03F7/20 , H01L21/768 , H01L27/108
Abstract: 本公开提供一种接触孔图案掩模、其制作方法及半导体器件。所述接触孔图案掩模用于制造掩埋沟道阵列晶体管的漏极接触孔图案，所述漏极接触孔为连接两个所述晶体管之漏极的漏极线与每个所述晶体管漏极的接触孔；其中，本公开的接触孔图案掩模为椭圆形。所述椭圆形长轴与所述漏极线之间的夹角小于等于45度。所述方法包括：根据要接触孔图案规格，确定接触孔图案掩模的光学临近校正模型；确定套刻裕度；根据所述套刻裕度制作椭圆形的接触孔图案掩模。籍由长轴导致的面积增加，本公开扩大了长轴的套刻裕度，其产生的重叠的分布比较稳定，使得接触孔的不良减少，从而使得接触孔制造的良率上升。
-
Patent Agency Ranking
公开(公告)号：CN114628387A
公开(公告)日：2022-06-14
申请号：CN202011440017.0
申请日：2020-12-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明涉及一种用于形成位线接触的隔离图案、制备方法和电子设备。其中，用于形成位线接触的隔离图案包括：半导体衬底；位于半导体衬底之上的多个隔离部；每个所述隔离部之间不相接；其中，每个隔离部的图案均为矩形，每个所述隔离部覆盖两个相邻的有源区的不同端或每个所述隔离部覆盖一个有源区的一端。矩形隔离部可以减小有源区两端的隔离区域尺寸，为位线接触孔的提供更大的空间，降低位线接触孔碰到相邻的有源区的几率，从而避免产生器件干扰。
-
公开(公告)号：CN114628253A
公开(公告)日：2022-06-14
申请号：CN202011435880.7
申请日：2020-12-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/308 , H01L21/8242 , H01L27/108
Abstract: 本公开提供一种半导体结构及其制作方法、半导体存储器及电子设备。该制作方法包括：提供半导体衬底；在半导体衬底上形成掩膜层；对掩膜层进行图形化，以形成第一掩膜图形；在第一掩膜图形上淀积氧化硅膜层；去除第一掩膜图形及其顶部的氧化硅膜层，从而形成氧化硅图形；贴着氧化硅图形的侧边形成氮化硅膜层，从而形成第二掩膜图形；以第二掩膜图形为掩膜，对半导体衬底进行图形化，以形成所述半导体结构。本公开中，通过氮化硅膜层来补强氧化硅图形，可使氧化硅图形顶部和底部之间的关键尺寸差异最小化，可消除氧化硅图形倾倒或剥落不良。可以最佳化氧化硅图形下方半导体衬底中膜层最终图形的关键尺寸。
-
公开(公告)号：CN114520187A
公开(公告)日：2022-05-20
申请号：CN202011303666.6
申请日：2020-11-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768
Abstract: 本申请涉及半导体制造领域，具体涉及一种金属互连结构及其制造方法，包括：半导体衬底；低K介电质层，形成在所述半导体衬底上；金属互连层，形成在所述低K介电质层内；其中，所述金属互连层与所述低K介电质层的邻接处形成有侧墙。在对铜互连层进行平坦化处理时，氮化硅侧墙可以防止平坦化处理对低K介电质层造成的损坏。
-
公开(公告)号：CN114284268A
公开(公告)日：2022-04-05
申请号：CN202011036209.5
申请日：2020-09-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供一种电容器、其制作方法及一种电子设备。本公开的电容器包括：所述电容器为圆台型，包括上电极、介电层、下电极、衬底，其中，下电极的远离衬底一侧的临界尺寸小于靠近所述衬底一侧的临界尺寸。所述方法包括：在衬底上制备圆台型氧化物层，所述圆台型氧化物层的顶部直径大于底部直径；在所述圆台型氧化物层的上表面、侧面及衬底上沉积形成第一氮化钛层，并通过回刻去除所述圆台型氧化物层上表面的第一氮化钛层；去除所述圆台型氧化物层，并在所述第一氮化钛层上沉积形成ZAZ介电膜；在ZAZ介电膜上沉积第二氮化钛层。本公开与现有技术相比的优点在于：(1)能够稳定的确保电容的底部临界尺寸。(2)稳定的管理电阻值和电容值。(3)电容的泄漏电流较小，改善了电容器的刷新特性。
-
公开(公告)号：CN114167694A
公开(公告)日：2022-03-11
申请号：CN202010948697.0
申请日：2020-09-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本公开提供了一种组合式套刻标记、使用套刻标记测量套刻误差的方法，该套刻标记包括当层比较标记和前层基准标记。当层比较标记包括第一比较标记和形成于第一比较标记周围的第二比较标记，前层基准标记包括第一基准标记和形成于第一基准标记周围的第二基准标记。第一比较标记与第一基准标记可上下对应地设置，第二比较标记与第二基准标记上下对应地设置。该测量方法包括：利用第一比较标记和第一基准标记测量出第一套刻误差，利用第二比较标记和第二基准标记测量出第二套刻误差，根据第一套刻误差和/或第二套刻误差确定误差测量结果。本公开通过组合式两种套刻标记提高套刻误差测量可靠性，保证测量精度的前提下有效提高套刻误差的测量精度。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.056 seconds)
