-
公开(公告)号：CN109979941B
公开(公告)日：2024-04-30
申请号：CN201811542208.0
申请日：2018-12-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储装置。半导体存储装置包括：基底；以及堆叠件，包含位于基底上的多个层。所述多个层中的每一个层包括：半导体图案；以及第一导电线，连接到半导体图案中的至少一个半导体图案。第二导电线和第三导电线穿透堆叠件。半导体图案包括在所述多个层中的第一层中彼此相邻并且彼此间隔开的第一半导体图案和第二半导体图案。第三导电线位于第一半导体图案与第二半导体图案之间，并且共同地连接到第一半导体图案和第二半导体图案。
-
公开(公告)号：CN111435660A
公开(公告)日：2020-07-21
申请号：CN201911035132.7
申请日：2019-10-29
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：堆叠结构，具有竖直堆叠在基底上的多个层，每个层包括：第一位线和栅极线，在第一方向上延伸，第一半导体图案，在第一位线和栅极线之间沿第二方向延伸，第二方向与第一方向交叉，以及第二半导体图案，跨越第一栅极绝缘层与栅极线相邻，第二半导体图案在第一方向上延伸；第一字线，与第一半导体图案相邻并从基底在第三方向上竖直延伸，第三方向与第一方向和第二方向垂直；第二位线，连接到第二半导体图案的一端并从基底在第三方向上竖直延伸；以及第二字线，连接到第二半导体图案的另一端并在第三方向上竖直延伸。
-
公开(公告)号：CN110310993A
公开(公告)日：2019-10-08
申请号：CN201910216931.8
申请日：2019-03-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/24 , H01L27/115
Abstract: 提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。
-
公开(公告)号：CN108695327A
公开(公告)日：2018-10-23
申请号：CN201810326639.7
申请日：2018-04-12
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。
-
公开(公告)号：CN107104075A
公开(公告)日：2017-08-29
申请号：CN201710099074.9
申请日：2017-02-23
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L29/772
CPC classification number: H01L29/7827 , H01L28/00 , H01L29/045 , H01L29/4236 , H01L21/76224 , H01L23/13 , H01L29/772
Abstract: 一种半导体器件包括：包含沟槽的半导体基板，该半导体基板具有晶体结构；以及覆盖沟槽的内侧壁的绝缘层，其中沟槽的内侧壁具有在晶体结构的{320}晶面族中包含的至少一个面或者关于{320}晶面族具有2度以内的角度的至少一个面。
-
Patent Agency Ranking
公开(公告)号：CN103513402A
公开(公告)日：2014-01-15
申请号：CN201210317037.8
申请日：2012-08-30
Applicant: 三星电子株式会社
CPC classification number: G02B13/004 , G02B13/18 , H04N5/225
Abstract: 提供一种移动式微型成像光学器，其作为包含受光元件的成像用光学器，从物体侧按顺序包括：第1透镜，其具备正或负的折射率；第2透镜，其具备正或负的折射率，且物体侧面为凹陷形状；第3透镜，其具备正或负的折射率，且物体侧面和上侧面都为非球面形状；和第4透镜，其具备正或负的折射率，且物体侧面和上侧面都为非球面形状。并且满足以下数学式1至数学式3：数学式1，0.25＜FBL/f＜0.35；数学式2，3.5＜OL/FBL＜4.5；数学式3，f/D≤2.6。其中，FBL是从所述成像光学器结构部分的上侧面端侧至受光元件的距离，OL是以光轴为基准从所述第1透镜的物体侧面至受光元件的距离，f是以光轴为基准所述成像光学器的焦点距离，D是所述成像光学器的入射瞳口径。
-
公开(公告)号：CN118782612A
公开(公告)日：2024-10-15
申请号：CN202410410211.6
申请日：2024-04-07
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种半导体器件包括衬底、在衬底的上表面上沿第一水平方向延伸的有源图案、在衬底的上表面上围绕有源图案的侧壁的场绝缘层、在有源图案上沿与第一水平方向相交的第二水平方向延伸的第一栅电极、在有源图案上设置在第一栅电极的至少一侧上的源极/漏极区、在场绝缘层上覆盖源极/漏极区的上层间绝缘层、在垂直方向上穿透衬底、场绝缘层和上层间绝缘层并在第二水平方向与源极/漏极区间隔开的贯通通路、在第一栅电极的至少一侧上设置在上层间绝缘层内部并连接到源极/漏极区的源极/漏极接触、和设置在上层间绝缘层内部并连接到贯通通路和源极/漏极接触中的每一者的连接部分，其在第一水平方向上的宽度大于源极/漏极接触在第一水平方向上的宽度。
-
公开(公告)号：CN109841630B
公开(公告)日：2024-02-02
申请号：CN201811284157.6
申请日：2018-10-29
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括堆叠结构，该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。
-
公开(公告)号：CN114446344A
公开(公告)日：2022-05-06
申请号：CN202111294848.6
申请日：2021-11-03
Applicant: 三星电子株式会社
Abstract: 一种集成电路装置包括多个存储器单元，多个存储器单元中的每一个包括沟道区、第一子字线、第二子字线和储存元件。字线驱动电路被配置为驱动第一子字线和第二子字线。字线驱动电路包括PMOS晶体管、NMOS晶体管、保持NMOS晶体管和第一保持PMOS晶体管。负电压被施加至NMOS晶体管的源极，负电压施加被至保持NMOS晶体管的源极，第一子字线连接至第一保持PMOS晶体管的源极，第二子字线连接至第一保持PMOS晶体管的漏极，并且负电压被施加至第一保持PMOS晶体管的栅极。
-
公开(公告)号：CN114156270A
公开(公告)日：2022-03-08
申请号：CN202111043036.4
申请日：2021-09-07
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 本发明提供一种半导体器件，该半导体器件包括：包括有源区的衬底、设置在衬底中的栅极沟槽中的栅极结构、设置在衬底上并在栅极结构的一侧电连接到有源区的位线以及设置在位线上并在栅极结构的另一侧电连接到有源区的电容器。栅极结构包括：设置在栅极沟槽的底表面和内侧表面上的栅极电介质层、在栅极沟槽的下部中设置在栅极电介质层上的导电层、在导电层的上表面上设置在栅极电介质层上的侧壁绝缘层、设置在导电层上的石墨烯层以及设置在石墨烯层上在侧壁绝缘层之间的掩埋绝缘层。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.047 seconds)
