-
公开(公告)号：CN118335746A
公开(公告)日：2024-07-12
申请号：CN202311189525.X
申请日：2023-09-14
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 一种半导体器件包括：第一外延层、第二外延层和第三外延层，顺序地堆叠在衬底上；以及第一扩散防止层，设置在第一外延层和第二外延层之间以及第二外延层和第三外延层之间的区域中的至少一个区域中。第一外延层和第三外延层具有第一导电类型，并且第二外延层具有第二导电类型。第一扩散防止层被配置为防止第二外延层中的杂质扩散。第一外延层、第二外延层和第三外延层中的每一个分别包括第一有源图案、第二有源图案和第三有源图案中的对应一个，第一有源图案、第二有源图案和第三有源图案中的每一个分别设置在第一外延层、第二外延层和第三外延层中的对应一个的上部中，并且处于衬底的集电极区、基极区和发射极区中的对应一个区上。
-
公开(公告)号：CN109427879B
公开(公告)日：2024-05-24
申请号：CN201811024895.7
申请日：2018-09-04
Applicant: 三星电子株式会社
IPC: H01L29/778 , H01L29/78
Abstract: 提供了包括二维材料的装置，所述装置包括：基底；第一电极，位于基底上；绝缘图案，位于基底上；第二电极，位于绝缘图案的上端上；二维(2D)材料层，位于绝缘图案的侧表面上；栅极绝缘层，覆盖2D材料层；以及栅电极，接触栅极绝缘层。绝缘图案在与基底基本垂直的方向上从第一电极延伸。2D材料层包括与绝缘图案的侧表面基本平行的至少一个原子层的2D材料。
-
公开(公告)号：CN117352512A
公开(公告)日：2024-01-05
申请号：CN202310796854.4
申请日：2023-06-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L29/06 , H01L21/8234 , H01L21/8238
Abstract: 一种半导体器件，包括在衬底上并在第一方向上突出的下部图案，在下部图案上并包括与下部图案接触的半导体衬垫膜的源极/漏极图案、以及沿着半导体衬垫膜的侧壁的至少一部分延伸的外延绝缘衬垫，其中外延绝缘衬垫与半导体衬垫膜接触，其中半导体衬垫膜包括第一部分，其中半导体衬垫膜的第一部分包括在第一高度处与下部图案间隔开的第一点以及在第二高度处与下部图案间隔开的第二点，其中第二高度大于第一高度，其中半导体衬垫膜在第一点处在第二方向上的宽度小于半导体衬垫膜在第二点处在第二方向上的宽度，并且其中外延绝缘衬垫沿着半导体衬垫膜的第一部分的侧壁的至少一部分延伸。
-
公开(公告)号：CN109427594B
公开(公告)日：2023-08-11
申请号：CN201811008516.5
申请日：2018-08-31
Applicant: 三星电子株式会社
IPC: H01L21/336
Abstract: 提供一种制造包括二维(2D)材料的装置的方法，所述方法包括：在基底上形成过渡金属氧化物图案；以及在过渡金属氧化物图案的剩余部分的顶表面和侧表面上形成过渡金属二硫化物层。形成过渡金属二硫化物层的步骤可以包括使用过渡金属二硫化物层替换过渡金属氧化物图案的表面部分。过渡金属二硫化物层包括至少一个原子层，所述至少一个原子层基本平行于过渡金属氧化物图案的剩余部分的表面。
-
公开(公告)号：CN113725218A
公开(公告)日：2021-11-30
申请号：CN202110338820.1
申请日：2021-03-30
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件，包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并在第一方向上延伸。所述一对源极/漏极图案中的一个包括第一半导体层和其上的第二半导体层。第一半导体层与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度分别是第一宽度、第二宽度、第三宽度，第二宽度大于第一宽度并且小于第三宽度。
-
Patent Agency Ranking
公开(公告)号：CN109427900A
公开(公告)日：2019-03-05
申请号：CN201810568075.8
申请日：2018-06-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种半导体器件和制造半导体器件的方法，该半导体器件包括：在衬底上的沟道图案，沟道图案在第一方向上延伸；在衬底上的栅极图案，栅极图案在交叉第一方向的第二方向上延伸并围绕沟道图案；以及在沟道图案与栅极图案之间的界面层，界面层形成在沟道图案的上表面和下表面中的至少一个表面上。
-
公开(公告)号：CN108231891A
公开(公告)日：2018-06-29
申请号：CN201711108354.8
申请日：2017-11-09
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/45 , H01L27/092
CPC classification number: H01L29/41725 , H01L21/02425 , H01L21/28518 , H01L21/32053 , H01L21/823814 , H01L21/823821 , H01L23/485 , H01L27/0924 , H01L29/0847 , H01L29/165 , H01L29/41791 , H01L29/42356 , H01L29/517 , H01L29/66545 , H01L29/7848 , H01L2924/0002 , H01L29/785 , H01L29/456
Abstract: 本发明提供一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。
-
公开(公告)号：CN120076319A
公开(公告)日：2025-05-30
申请号：CN202411583640.X
申请日：2024-11-07
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造半导体存储器件的方法包括：在基板上形成包括沟道图案的沟道结构；在沟道结构上形成包括半导体材料和金属的合金的硅化物材料层，该金属包括共晶成分；在沟道结构和硅化物材料层之间形成牺牲半导体层，并形成围绕牺牲半导体层的模层；通过去除牺牲半导体层形成电容器孔；形成填充电容器孔的下电极；去除模层；形成覆盖下电极的表面的电容器电介质层；以及形成覆盖电容器电介质层的上电极。
-
公开(公告)号：CN119108426A
公开(公告)日：2024-12-10
申请号：CN202410236361.X
申请日：2024-03-01
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：衬底；有源图案，其在所述衬底上沿第一水平方向延伸；多个纳米片，其彼此间隔开并沿垂直方向堆叠在所述有源图案上；栅电极，其在所述有源图案上沿与所述第一水平方向不同的第二水平方向延伸，所述栅电极围绕所述多个纳米片；源极/漏极区，其在所述有源图案上设置在所述栅电极的至少一侧上，所述源极/漏极区包括掺杂有金属的第一层以及设置在所述第一层上的第二层；以及内部间隔物，其设置在所述栅电极和所述第一层之间，所述内部间隔物接触所述第一层并且包括通过氧化所述金属形成的所述金属的金属氧化物。
-
公开(公告)号：CN118471917A
公开(公告)日：2024-08-09
申请号：CN202311359567.3
申请日：2023-10-19
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/48 , H01L23/528 , H01L23/538
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，设置在基底上；栅极结构，设置在有源图案上；沟道，设置在基底上并且在基本垂直于基底的上表面的竖直方向上彼此间隔开；第一外延层，设置在有源图案的与栅极结构相邻的部分上；以及接触插塞，设置在第一外延层上。接触插塞包括：下部；中部，设置在下部上，其中，中部具有沿着竖直方向从其底部到顶部增大的宽度；以及上部，设置在中部上。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.036 seconds)
