公开(公告)号：CN108231773B

公开(公告)日：2023-06-27

申请号：CN201711223457.9

申请日：2017-11-29

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  李善荣 ,  金容宽 ,  金志永 ,  赵昶贤

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。

公开(公告)号：CN115996566A

公开(公告)日：2023-04-21

申请号：CN202211076642.0

申请日：2022-09-05

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  金冈昱 ,  金永信 ,  金真雅 ,  申东花

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，包括有源单元区域、边界区域和在其间的虚设单元区域；位线，设置在有源单元区域上，在第一方向上延伸，并在第二方向上彼此间隔开，位线包括在第二方向上交替布置的第一位线和第二位线；位线垫，在边界区域上在第二方向上彼此间隔开，第二位线在第一方向上延伸到虚设单元区域和边界区域，并分别连接到位线垫；以及绝缘分离图案，在边界区域上并且在位线垫之间。绝缘分离图案的一部分延伸到在边界区域上在第二位线之间的区域中，并与对应的第一位线的端部接触。

公开(公告)号：CN109994473B

公开(公告)日：2021-06-25

申请号：CN201811514995.8

申请日：2018-12-12

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  金容宽 ,  朴世根 ,  李柱泳 ,  高次元 ,  李永澈

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件包括衬底、字线、掺杂结、位线结构和埋式接触。所述衬底具有多个有源区。所述字线延伸跨越所述多个有源区。所述掺杂结具有杂质并且被布置在所述多个有源区，并且包括多个第一结和多个第二结，每个第一结被布置在所述多个有源区中的一个有源区的中心部，每个第二结被布置在所述多个有源区中的另一个有源区的端部，每个第二结中包括埋式半导体层。所述位线结构与所述多个第一结中的相应的第一结接触。所述埋式接触被布置成矩阵形状，每个埋式接触与所述多个第二结中的相应的一个第二结以及所包括的埋式半导体层接触，同时与用于存储数据的电荷存储器接触。

公开(公告)号：CN108206208A

公开(公告)日：2018-06-26

申请号：CN201711363980.1

申请日：2017-12-18

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  李善荣 ,  金志永 ,  赵昶贤

IPC: H01L29/06 ,  H01L21/762

CPC classification number: H01L27/10829 ,  H01L21/76224 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/1087 ,  H01L27/10876 ,  H01L29/4236 ,  H01L29/0642

Abstract: 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。

公开(公告)号：CN111326512B

公开(公告)日：2025-02-14

申请号：CN201910757773.7

申请日：2019-08-16

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  金容宽 ,  朴世根 ,  柳镐仁

IPC: H10B12/00

Abstract: 提供一种集成电路(IC)装置，所述IC装置包括：线结构，包括形成在基底上的导线以及覆盖导线的绝缘盖图案；绝缘间隔件，覆盖线结构的侧壁；导电插塞，在第一水平方向上与导线分隔开，绝缘间隔件位于导电插塞与导线之间；导电接合垫，布置在导电插塞上，以与导电插塞竖直叠置；以及盖层，包括位于导电接合垫与绝缘盖图案之间的第一部分，其中，盖层的第一部分具有位于导电接合垫与绝缘盖图案之间的其中第一水平方向上的宽度随着距基底的距离的增大而逐渐增大的形状。

公开(公告)号：CN117479532A

公开(公告)日：2024-01-30

申请号：CN202310880285.1

申请日：2023-07-17

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  金冈昱 ,  柳镐仁 ,  宋仑祜 ,  李达铉

IPC: H10B12/00

Abstract: 公开了半导体存储器件和制造方法。例如，一种半导体存储器件可以包括具有彼此相邻的第一有源图案和第二有源图案的衬底，沟槽将第一有源图案和第二有源图案分开。第一有源图案包括第一源极/漏极区，第二有源图案包括第二源极/漏极区。第二源极/漏极区包括与第一源极/漏极区相邻的第一侧壁表面和第二侧壁表面以及连接第一侧壁表面和第二侧壁表面的连接表面。第二侧壁表面从第一侧壁表面相对于第一源极/漏极区向后缩进。半导体存储器件还包括在第一有源图案和第二有源图案之间的沟槽中的器件隔离层，其中器件隔离层在第二源极/漏极区的第一侧壁表面上。位线在衬底上沿第一方向延伸，位线包括电连接到第一源极/漏极区的接触部分。半导体存储器件还包括在器件隔离层上、在位线的接触部分的侧壁上以及在第二源极/漏极区的第二侧壁表面上的下间隔物。此外，半导体存储器件包括：联接到第二源极/漏极区的接触，下间隔物的一部分在接触和位线的接触部分之间；在接触上的着落垫；以及在着落垫上的数据存储元件。

公开(公告)号：CN114334979A

公开(公告)日：2022-04-12

申请号：CN202111150523.0

申请日：2021-09-29

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  柳镐仁 ,  罗载元

IPC: H01L27/108

Abstract: 一种半导体装置包括：衬底，其具有沟槽；沟槽中的导电图案；间隔件结构，其位于导电图案的侧表面上；以及埋置接触件，其包括与导电图案通过间隔件结构间隔开并且填充接触凹部的第一部分以及第一部分上的第二部分，第二部分具有柱形，柱形的宽度小于第一部分的顶表面的宽度。间隔件结构包括：第一间隔件，其在埋置接触件的第一部分上沿着埋置接触件的第二部分延伸，并且接触埋置接触件；第二间隔件，其沿着第一间隔件延伸；以及第三间隔件，其沿着导电图案的侧表面和沟槽延伸，并且与第一间隔件通过第二间隔件间隔开，第一间隔件包括氧化硅，并且第二间隔件包括氮化硅。

公开(公告)号：CN114203703A

公开(公告)日：2022-03-18

申请号：CN202111082505.3

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  柳镐仁 ,  蔡教锡 ,  崔准容

IPC: H01L27/108

Abstract: 一种半导体器件可以包括：衬底，包括沟槽和接触凹陷，接触凹陷具有弯曲的表面轮廓；导电图案，位于沟槽中；掩埋接触，包括填充所述接触凹陷的第一部分和位于第一部分上的第二部分；以及间隔物结构，包括第一间隔物和第二间隔物。第二部分可以为柱状，并且其宽度小于第一部分的顶表面的宽度。掩埋接触可以通过间隔物结构与导电图案间隔开。第一间隔物可以在间隔物结构的最外部分处位于掩埋接触的第一部分上。第一间隔物可以沿着掩埋接触的第二部分延伸并接触掩埋接触。第二间隔物沿着导电图案的侧表面和沟槽延伸。第二间隔物可以接触导电图案。第一间隔物可以包括氧化硅。