公开(公告)号：CN102157204A

公开(公告)日：2011-08-17

申请号：CN201010622089.7

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 尹翔镛 ,  尹铉竣 ,  金甫根 ,  朴起台 ,  金武星

IPC: G11C16/34

CPC classification number: G11C16/3459 ,  G11C11/56 ,  G11C11/5671 ,  G11C16/10 ,  G11C16/3454

Abstract: 一种对闪速存储器件进行编程的方法，包括：对选定的存储单元编程；执行验证操作，以确定选定的存储单元是否达到了目标编程状态；以及基于与检测初始编程状态的编程期间的合格比特相关联的编程特性，来确定验证操作的起始点。

公开(公告)号：CN104934067B

公开(公告)日：2019-11-01

申请号：CN201510119045.5

申请日：2015-03-18

Applicant: 三星电子株式会社

Inventor： 金斗铉 ,  金甫根 ,  朴起台 ,  韩真晚

IPC: G11C16/26

Abstract: 提供一种非易失性存储器装置和存储装置及其操作方法。根据示例实施例，一种操作存储装置的方法包括：使用存储器控制器读取工序能力指数；基于工序能力指数调节至少一个操作条件；根据调节的所述至少一个操作条件来操作至少一个非易失性存储器装置中的一个非易失性存储器装置。所述工序能力指数指示与将被操作的存储器单元相关联的结构如何偏离目标形状。

公开(公告)号：CN105632552B

公开(公告)日：2018-12-21

申请号：CN201510829049.2

申请日：2015-11-25

Applicant: 三星电子株式会社

Inventor： 尹治元 ,  朴贤国 ,  李永宅 ,  金甫根 ,  李镕圭

IPC: G11C13/00

Abstract: 提供了电阻式存储装置及其操作方法。存储装置包括具有分别布置在多条第一信号线与多条第二信号线交叉的区域中的多个存储单元的存储单元阵列。存储装置还包括具有分别与所述多条第一信号线连接的多个行选择开关单元的解码器。所述多个行选择开关单元中的每个选择性地响应于第一开关信号和第二开关信号而将偏置电压施加到与所述多个行选择开关单元中的每个对应的第一信号线，其中，第一开关信号和第二开关信号的电压电平在激活状态下彼此不同。

公开(公告)号：CN105518800A

公开(公告)日：2016-04-20

申请号：CN201380077420.3

申请日：2013-06-14

Applicant: 三星电子株式会社

Inventor： 金甫根

IPC: G11C29/42

CPC classification number: G06F11/1068 ,  G06F3/0619 ,  G06F3/064 ,  G06F3/0688 ,  G06F11/1012 ,  G11C29/52 ,  G11C2029/0411

Abstract: 提供了一种半导体存储器装置及其ECC方法，所述半导体存储器装置包括：第一非易失性存储器；第二非易失性存储器，具有与第一非易失性存储器的类型不同的类型；控制器；第一纠错电路，被构造成纠正在第一非易失性存储器进行编程的第一写数据的错误；和第二纠错电路，包括在控制器中并被构造成基于与第一纠错电路的纠错算法不同的纠错算法纠正第一写数据的错误或在第二非易失性存储器进行编程的第二写数据的错误。根据第一写数据的属性使用第一纠错电路和第二纠错电路中的一个产生用于纠正第一写数据的错误的纠错数据。

公开(公告)号：CN102820057A

公开(公告)日：2012-12-12

申请号：CN201210189683.0

申请日：2012-06-08

Applicant: 三星电子株式会社

Inventor： 宋永先 ,  金甫根 ,  权五锡 ,  朴起台 ,  申昇桓 ,  尹翔镛

IPC: G11C16/06 ,  G11C16/10 ,  G11C16/34

CPC classification number: G11C16/10 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/34 ,  G11C16/3459

Abstract: 本发明提供了一种非易失性存储装置及编程非易失性存储装置的方法。所述非易失性存储装置包括：存储单元阵列、输出校验读取结果的页缓冲单元、产生参考电流信号的参考电流产生单元、根据校验读取结果输出电流的页缓冲解码单元、配置成对所述电流进行计数的模拟位计数单元、计算计数结果的累加和的数字加法单元、根据计算结果输出成功信号或失败信号的成功/失败检查单元、以及控制随后的编程操作的控制单元。

公开(公告)号：CN102479550A

公开(公告)日：2012-05-30

申请号：CN201110382310.0

申请日：2011-11-25

Applicant: 三星电子株式会社

Inventor： 崔允熙 ,  朴起台 ,  金甫根

IPC: G11C16/06 ,  G11C16/02

CPC classification number: G11C16/10 ,  G11C7/04 ,  G11C16/26 ,  G11C16/30

Abstract: 公开一种在非易失性存储器件中生成经补偿的操作电压的方法，以及相关的非易失性存储器件，所述操作电压如读取电压。响应于一个或多个存储单元条件来补偿操作电压，所述存储单元条件如温度变化、所选择的存储单元的编程数据状态或物理位置、所选择的存储单元的页信息、或所选择的字线的位置。