操作非易失性存储器设备的方法

    公开(公告)号:CN107154274B

    公开(公告)日:2022-10-14

    申请号:CN201710111215.4

    申请日:2017-02-28

    Inventor: 尹铉竣

    Abstract: 本申请公开了操作非易失性存储器设备的方法,该方法包括:使用第一感测电压执行第一感测操作;根据由于第一感测操作而存储在页缓冲器的第一锁存器单元中的第一数据,对多个位线当中的一些位线预充电;复位第一锁存器单元;以及使用第二感测电压执行第二感测操作。

    非易失性存储器件、存储系统及相关控制方法

    公开(公告)号:CN103996415B

    公开(公告)日:2019-05-28

    申请号:CN201410025173.9

    申请日:2014-01-20

    Abstract: 一种非易失性存储器件,包括:单元阵列,包括沿垂直方向在衬底上延伸的多个单元串;页缓冲器,连接到多个位线并且被配置成在感测操作中存储单元阵列的感测数据;电压生成器,被配置成向多个字线和所述多条位线提供电压;以及输入/输出缓冲器,被配置成临时存储在来自页缓冲器的数据转储中接收到的感测数据并且向外部设备输出临时存储的数据。所述非易失性存储器件还包括控制逻辑,被配置成在感测转储到输入/输出缓冲器的数据之后并且在完成从感测操作的偏置电压恢复单元阵列之前将非易失性存储器件的状态设置为就绪状态。

    非易失性存储器件
    3.
    发明授权

    公开(公告)号:CN110277127B

    公开(公告)日:2024-06-11

    申请号:CN201910066103.0

    申请日:2019-01-23

    Abstract: 一种非易失性存储器件可以包括:包括多个锁存器集的页缓冲器,多个锁存器集根据读取信号集中的每一个读取信号集对多个存储单元中所选择的存储单元的每个页数据进行锁存,其中每一个读取信号集包括至少一个读取信号;以及控制逻辑器件,被配置为检测存储单元的劣化水平并且基于检测到的劣化水平确定应用于读取信号集中的至少一个读取信号集的读取参数。

    用于以优化读取电压读取数据的非易失性存储器设备

    公开(公告)号:CN108305660B

    公开(公告)日:2022-04-26

    申请号:CN201711274002.X

    申请日:2017-12-06

    Abstract: 提供了一种用于以最佳读取电压读取数据的非易失性存储器设备的读取方法。读取方法包括:通过将连接到第一字线的第一组存储器单元的数据划分为M页并从M页单独地读取数据,读取第一组存储器单元的数据。读取数据包括:当读取M页中的每个页时,通过对第一组存储器单元的两个相邻阈值电压分布的第一谷执行片上谷搜索(OVS)操作;以及基于OVS操作的结果,经由对与第一字线相邻的第二字线的读取操作执行数据恢复读取操作。在数据恢复读取操作中,不执行对第一字线的读取操作。

    非易失性存储器件、存储系统及相关控制方法

    公开(公告)号:CN103996415A

    公开(公告)日:2014-08-20

    申请号:CN201410025173.9

    申请日:2014-01-20

    Abstract: 一种非易失性存储器件,包括:单元阵列,包括沿垂直方向在衬底上延伸的多个单元串;页缓冲器,连接到多个位线并且被配置成在感测操作中存储单元阵列的感测数据;电压生成器,被配置成向多个字线和所述多条位线提供电压;以及输入/输出缓冲器,被配置成临时存储在来自页缓冲器的数据转储中接收到的感测数据并且向外部设备输出临时存储的数据。所述非易失性存储器件还包括控制逻辑,被配置成在感测转储到输入/输出缓冲器的数据之后并且在完成从感测操作的偏置电压恢复单元阵列之前将非易失性存储器件的状态设置为就绪状态。

    被配置为减少验证时间的存储器装置及其操作方法

    公开(公告)号:CN117079682A

    公开(公告)日:2023-11-17

    申请号:CN202310324103.2

    申请日:2023-03-29

    Inventor: 尹铉竣

    Abstract: 提供了被配置为减少验证时间的存储器装置及其操作方法。所述存储装置包括:存储器单元阵列,存储器单元阵列中具有被编程为多个编程状态的存储器单元;页缓冲器电路,页缓冲器电路中具有多个页缓冲器,所述多个页缓冲器连接到与存储器单元阵列相关联的多条位线。每个页缓冲器包括:感测锁存器,连接到多条位线中的相应一条位线并且被配置为控制对相应的位线执行的预充电操作。提供控制逻辑以控制:通过控制页缓冲器电路来对存储器单元内的所述多个编程状态执行的验证操作;对感测锁存器的多个转储操作,所述多个转储操作基于存储在每个页缓冲器中的至少两位的值;以及对连接到将被编程为第一编程状态的存储器单元的位线的选择性预充电。

    非易失性存储器设备及对其编程的方法

    公开(公告)号:CN114582410A

    公开(公告)日:2022-06-03

    申请号:CN202111304972.6

    申请日:2021-11-05

    Abstract: 一种操作执行多个存储器单元的多个编程循环的存储器设备的方法包括施加多个编程循环之中的第一编程循环的第一编程脉冲和第一验证脉冲,通过使用基于第一验证脉冲的输出对第一关闭单元计数进行计数,使用第一关闭单元计数确定第一验证跳过时段,响应于第一验证跳过时段的结束施加第N编程脉冲和多个验证脉冲,通过使用基于多个验证脉冲的输出对第二关闭单元计数进行计数,以及使用第二关闭单元计数确定第二验证跳过时段。

    非易失性存储器件
    8.
    发明公开

    公开(公告)号:CN110277127A

    公开(公告)日:2019-09-24

    申请号:CN201910066103.0

    申请日:2019-01-23

    Abstract: 一种非易失性存储器件可以包括:包括多个锁存器集的页缓冲器,多个锁存器集根据读取信号集中的每一个读取信号集对多个存储单元中所选择的存储单元的每个页数据进行锁存,其中每一个读取信号集包括至少一个读取信号;以及控制逻辑器件,被配置为检测存储单元的劣化水平并且基于检测到的劣化水平确定应用于读取信号集中的至少一个读取信号集的读取参数。

    储存设备、非易失性存储设备以及操作其编程的方法

    公开(公告)号:CN115831178A

    公开(公告)日:2023-03-21

    申请号:CN202211130743.1

    申请日:2022-09-16

    Inventor: 尹铉竣 朴镇宇

    Abstract: 提供了一种非易失性存储设备、包括其的储存设备以及对其执行编程操作的方法。该方法包括:执行编程操作,编程操作包括将期望第一编程电压施加到存储设备的选择字线,选择字线包括多个存储单元;执行验证操作,包括基于第一验证电压读出与选择字线的输出对应的第一读出值,并基于第一读出值对选择字线的开启单元的数量进行计数以确定第一计数值;基于第一计数值和至少一个参考值确定选择字线的第一编程状态是否已经被验证;以及基于确定第一编程状态是否已经被验证的结果来设置第二编程电压。

    非易失性存储器装置
    10.
    发明授权

    公开(公告)号:CN106960681B

    公开(公告)日:2022-07-19

    申请号:CN201710017111.7

    申请日:2017-01-11

    Inventor: 尹铉竣 李知尚

    Abstract: 提供了一种非易失性存储器装置,所述非易失性存储器装置包括:存储器单元阵列,包括多个存储器单元;地址解码器,被配置为通过多条字线连接到存储器单元,并且将选择读取电压和未选择读取电压提供至字线;控制逻辑,被配置为控制地址解码器,以在连续读取模式下执行多个读取序列,并且调节至少一个读取序列中的字线设置开始点,以与在至少一个其它读取序列中的字线设置开始点不同,其中,字线设置开始点是选择读取电压和未选择读取电压开始被提供至字线的时刻。

Patent Agency Ranking