半导体器件
    11.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN117276322A

    公开(公告)日:2023-12-22

    申请号:CN202310677619.5

    申请日:2023-06-08

    Abstract: 一种具有改进的性能和可靠性的半导体器件。半导体器件可以包括在第一方向上延伸的下部图案以及在垂直于第一方向的第二方向上与下部图案间隔开的多个片状图案。多个栅极结构可以在下部图案上并且在第一方向上间隔开,源极/漏极图案可以包括半导体衬垫膜和在半导体衬垫膜上的半导体填充膜。由半导体衬垫膜的内表面限定的衬垫凹陷可以包括多个宽度延伸区域,并且随着在第二方向上距下部图案的上表面的距离增大,每个宽度延伸区域在第一方向上的宽度可以增大然后减小。

    集成电路装置
    12.
    发明公开
    集成电路装置 审中-实审

    公开(公告)号:CN114823509A

    公开(公告)日:2022-07-29

    申请号:CN202111286592.4

    申请日:2021-11-02

    Abstract: 公开了一种集成电路(IC)装置。所述集成电路(IC)装置包括:鳍型有源区,在基底上沿第一横向方向延伸;栅极线,在鳍型有源区上沿第二横向方向延伸;绝缘间隔件,覆盖栅极线的侧壁;源极/漏极区,位于与栅极线相邻的位置处;金属硅化物膜,覆盖源极/漏极区的顶表面;以及源极/漏极接触件,在第一横向方向上与栅极线分开并且绝缘间隔件位于源极/漏极接触件与栅极线之间。源极/漏极接触件包括与金属硅化物膜的顶表面接触的底接触段和一体地连接到底接触段的上接触段。在第一横向方向上底接触段的宽度大于上接触段的至少一部分的宽度。

    半导体装置
    13.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114122116A

    公开(公告)日:2022-03-01

    申请号:CN202110947599.X

    申请日:2021-08-18

    Abstract: 公开了一种半导体装置,所述半导体装置包括:有源区,在基底上沿第一方向延伸;沟道层,在有源区上彼此竖直间隔开;栅极结构,沿第二方向延伸并且与有源区相交,栅极结构围绕沟道层;源区/漏区,位于有源区上并且与沟道层接触;以及接触插塞,连接到源区/漏区,其中,源区/漏区包括:第一外延层,位于沟道层的侧表面上并且包括第一杂质;第二外延层,位于第一外延层上并且包括第一杂质和第二杂质;以及第三外延层,位于第二外延层上并且包括第一杂质,并且在水平剖视图中,第二外延层包括具有在第一方向上的沿着第二方向增大的厚度的外围部分。

    半导体器件
    14.
    发明授权

    公开(公告)号:CN108231891B

    公开(公告)日:2021-01-08

    申请号:CN201711108354.8

    申请日:2017-11-09

    Abstract: 本发明提供一种半导体器件,其包括:衬底,所述衬底具有有源区;栅极结构,所述栅极结构设置在所述有源区上;源/漏区,所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内;金属硅化物层,所述金属硅化物层设置在每个所述源/漏区的表面上;以及接触栓,所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。

    制造半导体器件的方法
    15.
    发明公开

    公开(公告)号:CN112017965A

    公开(公告)日:2020-12-01

    申请号:CN202010360788.2

    申请日:2020-04-30

    Abstract: 一种制造半导体器件的方法包括:在衬底上形成有源图案,有源图案包括交替地堆叠的第一半导体图案和第二半导体图案;在有源图案的顶表面和侧壁上形成盖图案;在盖图案上执行沉积工艺以形成绝缘层;以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

    半导体器件
    16.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN119789453A

    公开(公告)日:2025-04-08

    申请号:CN202411837087.8

    申请日:2020-04-30

    Abstract: 一种半导体器件,包括:有源图案,从衬底突出并包括多个堆叠的半导体图案;栅极图案,设置在有源图案上并与有源图案交叉;栅极绝缘图案,在有源图案和栅极图案之间;栅极间隔物,在栅极图案的侧部处并且在有源图案上;以及盖图案,设置在有源图案和栅极间隔物之间并与有源图案物理接触,其中盖图案具有晶体结构。

    半导体装置
    17.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118738057A

    公开(公告)日:2024-10-01

    申请号:CN202311566711.0

    申请日:2023-11-22

    Abstract: 提供了一种半导体装置,所述半导体装置可以包括:基底;下图案,在基底上;沟道图案,在下图案上;源极/漏极图案,在沟道图案的两侧上;栅极结构,围绕沟道图案;接触电极,电连接到源极/漏极图案;蚀刻停止层,在栅极结构与接触电极之间;以及接触界面层,在源极/漏极图案上。接触界面层可以包括第一区域和第二区域,所述第一区域在源极/漏极图案与接触电极之间,并且所述第二区域在源极/漏极图案与蚀刻停止层之间。

    半导体装置
    18.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118522716A

    公开(公告)日:2024-08-20

    申请号:CN202410180266.2

    申请日:2024-02-18

    Abstract: 一种半导体装置包括:基板绝缘层;栅极结构,其在基板绝缘层上在一个方向上延伸;源极/漏极区域,其在栅极结构之外;以及背面接触插塞,其在源极/漏极区域下方以具有在水平方向上从源极/漏极区域的第一中心轴偏移的第二中心轴,并且连接到源极/漏极区域,其中,源极/漏极区域包括:第一外延层,其以第一浓度包括非硅元素;以及第二外延层,其在第一外延层上并且以高于第一浓度的第二浓度包括非硅元素,并且背面接触插塞的上表面的至少一部分与第二外延层接触。

    半导体器件及制造其的方法
    19.
    发明公开

    公开(公告)号:CN115295619A

    公开(公告)日:2022-11-04

    申请号:CN202210423953.3

    申请日:2022-04-21

    Abstract: 一种半导体器件,包括:包含有源图案的基板、在有源图案上的沟道图案和源极/漏极图案、提供在沟道图案上并在第一方向上延伸的栅电极、以及联接到源极/漏极图案的有源接触。有源接触包括掩埋在源极/漏极图案中的掩埋部分以及在掩埋部分上的接触部分。掩埋部分包括提供在源极/漏极图案的下部中的扩展部分以及将接触部分连接到扩展部分的垂直延伸部分。

    半导体器件
    20.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113889533A

    公开(公告)日:2022-01-04

    申请号:CN202110748137.5

    申请日:2021-07-02

    Abstract: 一种半导体器件包括:包括鳍型有源区的衬底,鳍型有源区在第一方向上延伸;在鳍型有源区上的多个沟道层,多个沟道层包括在垂直于衬底的上表面的方向上彼此脱离直接接触的最上面的沟道层、最下面的沟道层和居间的沟道层;围绕多个沟道层并在与第一方向交叉的第二方向上延伸的栅电极;在多个沟道层和栅电极之间的栅极绝缘膜;以及电连接到多个沟道层的源极/漏极区。在沿第二方向截取的截面中,最上面的沟道层具有比居间的沟道层的宽度大的宽度。

Patent Agency Ranking