公开(公告)号：CN112736081A

公开(公告)日：2021-04-30

申请号：CN202010738503.4

申请日：2020-07-28

Applicant: 三星电子株式会社

Inventor： 金哉勳 ,  朴光浩 ,  孙龙勳 ,  宋炫知 ,  李耕希 ,  郑承宰

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置可以包括：位线，在第一方向上延伸；第一导电图案，在与第一方向相交的第二方向上延伸；半导体图案，将位线与第一导电图案连接；第二导电图案，包括位于第一导电图案中的插入部；以及介电层，位于第一导电图案与第二导电图案之间。第二导电图案的插入部可以具有随着距半导体图案的距离增大而增大的宽度。

公开(公告)号：CN108987272A

公开(公告)日：2018-12-11

申请号：CN201711418493.0

申请日：2017-12-25

Applicant: 三星电子株式会社

Inventor： 林永大 ,  郑承宰 ,  邦晋荣 ,  金一宇 ,  郑虎吉

IPC: H01L21/31 ,  H01L21/311 ,  H01L29/78

CPC classification number: H01L27/11582 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/02636 ,  H01L21/31111 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11575 ,  H01L29/0657 ,  H01L29/1037 ,  H01L29/40117 ,  H01L21/31 ,  H01L21/311 ,  H01L29/78

Abstract: 本发明提供包括绝缘层的半导体器件及其形成方法。一种半导体器件包括：衬底；绝缘层和栅电极的叠层结构，所述绝缘层和栅电极交替地并且重复地堆叠在所述衬底上；以及柱，所述柱穿过所述叠层结构。所述绝缘层包括下绝缘层、设置在所述下绝缘层上的中间绝缘层和设置在所述中间绝缘层上的上绝缘层。所述下绝缘层的硬度小于所述中间绝缘层的硬度，并且所述上绝缘层的硬度大于所述中间绝缘层的硬度。

公开(公告)号：CN112736081B

公开(公告)日：2025-01-14

申请号：CN202010738503.4

申请日：2020-07-28

Applicant: 三星电子株式会社

Inventor： 金哉勳 ,  朴光浩 ,  孙龙勳 ,  宋炫知 ,  李耕希 ,  郑承宰

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置可以包括：位线，在第一方向上延伸；第一导电图案，在与第一方向相交的第二方向上延伸；半导体图案，将位线与第一导电图案连接；第二导电图案，包括位于第一导电图案中的插入部；以及介电层，位于第一导电图案与第二导电图案之间。第二导电图案的插入部可以具有随着距半导体图案的距离增大而增大的宽度。

公开(公告)号：CN114068568A

公开(公告)日：2022-02-18

申请号：CN202110339130.8

申请日：2021-03-30

Applicant: 三星电子株式会社

Inventor： 郑承宰 ,  朴光浩 ,  金哉勳

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 公开了一种半导体存储器装置，所述半导体存储器装置包括：第一半导体图案和第二半导体图案，第二半导体图案与第一半导体图案在竖直方向上分开；第一位线和第二位线，第一位线电连接到第一半导体图案的第一源/漏区，第二位线电连接到第二半导体图案的第一源/漏区；字线结构，与第一半导体图案和第二半导体图案接触；以及第一数据存储元件和第二数据存储元件，第一数据存储元件电连接到第一半导体图案的第二源/漏区，第二数据存储元件电连接到第二半导体图案的第二源/漏区，其中，第一半导体图案和第二半导体图案是单晶的，其中，第一半导体图案的晶体取向不同于第二半导体图案的晶体取向。

公开(公告)号：CN107665893B

公开(公告)日：2022-02-08

申请号：CN201710605596.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 郑承宰 ,  尹祥准 ,  权容贤 ,  张大铉 ,  金荷那

IPC: H01L27/11517 ,  H01L27/11551 ,  H01L27/11563 ,  H01L27/11578

Abstract: 半导体器件的制造方法包括在衬底上交替地堆叠模制绝缘层和牺牲层；形成穿过所述模制绝缘层和所述牺牲层的沟道孔，并使得在所述衬底中形成凹进区域；以下述方式清洁凹进区域的表面：在沟道孔的上部区域中形成第一保护层和对沟道孔的下部的凹进区域执行各向异性干蚀刻工艺的过程在原位交替地重复一次或多次；以及在衬底的凹进区域上形成外延层。

公开(公告)号：CN112992902A

公开(公告)日：2021-06-18

申请号：CN202011036910.7

申请日：2020-09-27

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金哉勋 ,  朴光浩 ,  郑承宰

IPC: H01L27/108

Abstract: 公开了半导体存储器件，包括：堆叠结构，包括竖直堆叠在衬底上的多个层，每个层包括半导体图案、在该半导体图案上沿第一方向延伸的栅电极以及电连接到该半导体图案的数据存储元件；多个竖直绝缘体，穿透堆叠结构，该竖直绝缘体沿第一方向布置；以及位线，设置在堆叠结构的一侧处并竖直延伸。位线将堆叠的半导体图案电连接。竖直绝缘体中的每一个包括彼此相邻的第一竖直绝缘体和第二竖直绝缘体。栅电极包括设置在第一竖直绝缘体与第二竖直绝缘体之间的连接部分。

公开(公告)号：CN112510049A

公开(公告)日：2021-03-16

申请号：CN202010902350.2

申请日：2020-09-01

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金哉勋 ,  朴光浩 ,  宋炫知 ,  李耕希 ,  郑承宰

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573

Abstract: 公开了一种半导体存储器件。该器件包括：在衬底上的外围电路结构；在外围电路结构上的半导体层；在半导体层上的电极结构，该电极结构包括堆叠在半导体层上的电极；垂直沟道结构，其穿透电极结构并且连接到半导体层；分离结构，其穿透电极结构，在第一方向上延伸并且将电极结构的电极水平地分成一对电极；覆盖电极结构的层间绝缘层；以及穿透层间绝缘层并且电连接到外围电路结构的贯穿接触。

公开(公告)号：CN214505493U

公开(公告)日：2021-10-26

申请号：CN202120937988.X

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。因此，三维半导体存储器装置具有改善的可靠性和增大的集成密度。