公开(公告)号：CN116249346A

公开(公告)日：2023-06-09

申请号：CN202211536107.9

申请日：2022-12-01

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  郑文泳 ,  文钟淏 ,  俞瀚植 ,  金根楠 ,  崔贤根

IPC: H10B12/00 ,  H10B63/00 ,  G11C5/02 ,  G11C11/401 ,  G11C13/00

Abstract: 一种半导体存储器件可以包括：单元阵列结构，包括电连接到存储单元的第一接合焊盘；以及外围电路结构，包括第二接合焊盘，该第二接合焊盘电连接到外围电路并接合到第一接合焊盘。单元阵列结构可以包括：堆叠，包括在垂直方向上堆叠的水平导电图案；包括垂直导电图案的垂直结构，垂直导电图案在垂直方向上与堆叠交叉；以及提供在覆盖堆叠的一部分的平坦化绝缘层中的电力电容器。

公开(公告)号：CN110098163B

公开(公告)日：2024-03-08

申请号：CN201811580255.4

申请日：2018-12-24

Applicant: 三星电子株式会社

Inventor： 卢寿政 ,  吴致成 ,  孙教民 ,  金勇基 ,  文钟淏 ,  禹昇汉 ,  尹载允

IPC: H01L23/48 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528

公开(公告)号：CN113948132A

公开(公告)日：2022-01-18

申请号：CN202110777272.2

申请日：2021-07-09

Applicant: 三星电子株式会社

Inventor： 文钟淏 ,  张诚桓

IPC: G11C11/4091 ,  G11C11/4094

Abstract: 公开了一种存储器装置及其操作方法。该存储器装置包括：位线感测放大器，其连接到与存储器单元连接的位线和互补位线；以及感测放大器驱动器电路。位线感测放大器通过发展位线的电压和互补位线的电压来感测并放大电压差。感测放大器驱动器电路包括：上拉电路，其响应于第一上拉脉冲将由位线感测放大器发展的位线低电平电压的电平调节为高于接地电压；以及下拉电路，其响应于下拉脉冲将由上拉电路调节的位线低电平的电平调节为等于接地电压。脉冲生成器基于从主机接收的命令来生成第一上拉脉冲和下拉脉冲。

公开(公告)号：CN114121968A

公开(公告)日：2022-03-01

申请号：CN202110483367.3

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。

公开(公告)号：CN114068573A

公开(公告)日：2022-02-18

申请号：CN202110829327.X

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  文钟淏 ,  俞瀚植 ,  李基硕 ,  张诚桓 ,  郑承宰 ,  郑义撤 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11573 ,  H01L27/11578 ,  H01L27/11526 ,  H01L27/11551 ,  H01L21/768

Abstract: 半导体存储器件可以包括：外围电路结构，该外围电路结构包括在第一区域中集成在半导体衬底上的外围电路和设置在第二区域中的第一键区；堆叠，提供在外围电路结构的第一区域上，该堆叠包括在第一方向上延伸并垂直地堆叠的多条第一导电线；覆盖该堆叠的上绝缘层；提供在上绝缘层上的互连层；穿透插塞，与堆叠间隔开，并且被提供为穿透上绝缘层以将互连层连接到外围电路结构的外围电路；模制结构，提供在外围电路结构的第二区域上，并且在第一方向上与堆叠间隔开；以及穿透结构，提供为穿透模制结构并与第一键区垂直地重叠。

公开(公告)号：CN110098163A

公开(公告)日：2019-08-06

申请号：CN201811580255.4

申请日：2018-12-24

Applicant: 三星电子株式会社

Inventor： 卢寿政 ,  吴致成 ,  孙教民 ,  金勇基 ,  文钟淏 ,  禹昇汉 ,  尹载允

IPC: H01L23/48 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528

Abstract: 本发明提供了一种包括分布电流的硅通孔的半导体装置，所述半导体装置包括：第一半导体裸片至第M半导体裸片，堆叠在第一方向上。第一半导体裸片至第M半导体裸片中的每个半导体裸片包括：基底；第一硅通孔至第K硅通孔，在第一方向上穿过基底；以及第一电路，通过电连接到第一硅通孔的电源线接收电力。第N半导体裸片的第一硅通孔至第K硅通孔中的每个硅通孔电连接到第N+1半导体裸片的第一硅通孔至第K硅通孔中的在平面图中与其间隔开的硅通孔。

公开(公告)号：CN214505493U

公开(公告)日：2021-10-26

申请号：CN202120937988.X

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。因此，三维半导体存储器装置具有改善的可靠性和增大的集成密度。