公开(公告)号：CN115863342A

公开(公告)日：2023-03-28

申请号：CN202211122880.0

申请日：2022-09-15

Applicant: 三星电子株式会社

Inventor： 赵槿汇 ,  金珍圭 ,  姜明吉 ,  金洞院 ,  金载哲 ,  李相勋

IPC: H01L27/088 ,  H01L27/092 ,  H01L27/02 ,  H01L21/8238 ,  H01L21/8234

Abstract: 一种半导体器件包括：衬底，包括第一器件区和第二器件区；有源区，在衬底上彼此间隔开，该有源区具有恒定的宽度并沿平行于衬底的上表面的第一方向延伸，并且该有源区包括：设置在第一器件区上的第一有源区和第二有源区；以及设置在第二器件区上的第三有源区和第四有源区；多个沟道层，设置在有源区上并被配置为在垂直于衬底的上表面的方向上彼此间隔开；栅结构，设置在衬底上并延伸以与有源区和多个沟道层交叉；以及源/漏区，在栅结构的至少一侧设置在有源区上。

公开(公告)号：CN114649329A

公开(公告)日：2022-06-21

申请号：CN202111075535.1

申请日：2021-09-14

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  赵槿汇 ,  权相德 ,  金洞院 ,  宋炫昇

IPC: H01L27/088 ,  H01L23/48

Abstract: 提供了一种半导体装置。该半导体装置包括：基底，包括外围区域；第一有源图案，在外围区域上；第一源极/漏极图案，在第一有源图案上；第一沟道图案，形成在第一有源图案上并且连接到第一源极/漏极图案，其中，第一沟道图案包括彼此堆叠并且间隔开的半导体图案；第一栅电极，在第一方向上延伸并与第一沟道图案交叉；栅极绝缘层，置于第一栅电极与第一沟道图案之间；第一栅极接触件，设置在第一栅电极上并且在第一方向上延伸；以及第一介电层，置于第一栅电极与第一栅极接触件之间。第一介电层置于第一栅极接触件与第一栅电极之间并且在第一方向上延伸。

公开(公告)号：CN113571581A

公开(公告)日：2021-10-29

申请号：CN202110106943.2

申请日：2021-01-26

Applicant: 三星电子株式会社

Inventor： 慎一揆 ,  金旻怡 ,  姜明吉 ,  金真范 ,  李承勋 ,  赵槿汇

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 公开了一种半导体器件，包括：衬底，包括第一区域和第二区域；第一有源图案，从第一区域向上延伸；第一超晶格图案，在第一有源图案上；第一有源鳍，居中设置在第一有源图案上；第一栅电极，设置在第一有源鳍上；以及第一源极/漏极图案，设置在第一有源鳍的相对侧和第一有源图案上。第一超晶格图案包括至少一个第一半导体层和至少一个第一含阻挡剂层，以及第一含阻挡剂层包括氧、碳、氟和氮中的至少一种。

公开(公告)号：CN111312801A

公开(公告)日：2020-06-19

申请号：CN201910949506.X

申请日：2019-10-08

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 金文铉 ,  朴炳国 ,  赵槿汇 ,  金时铉 ,  李基太

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L27/088 ,  B82Y40/00

Abstract: 提供了一种半导体装置。半导体装置包括在第一方向上延伸的栅极结构。半导体装置包括有源图案，其与栅极结构相交并具有在第一方向上的宽度和在第二方向上的高度。宽度小于高度。另外，半导体装置包括电连接到有源图案的源极/漏极区。

公开(公告)号：CN110690289A

公开(公告)日：2020-01-14

申请号：CN201910608974.0

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 安国一 ,  赵槿汇 ,  金成玟 ,  朴允文

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括：衬底，该衬底包括第一区域和第二区域；第一界面层，该第一界面层设置在第一区域中的衬底上并具有第一厚度；第二界面层，该第二界面层设置在第二区域中的衬底上，其中第二界面层包括小于第一厚度的第二厚度；第一栅绝缘层，该第一栅绝缘层设置在第一界面层上并包括第一铁电材料层；第二栅绝缘层，该第二栅绝缘层设置在第二界面层上；第一栅电极，该第一栅电极设置在第一栅绝缘层上；以及第二栅电极，该第二栅电极设置在第二栅绝缘层上。

公开(公告)号：CN101751992A

公开(公告)日：2010-06-23

申请号：CN200910252333.2

申请日：2009-12-02

Applicant: 三星电子株式会社

Inventor： 金旻相 ,  李志明 ,  裵贤俊 ,  金洞院 ,  徐俊 ,  权容贤 ,  张原玮 ,  赵槿汇

IPC: G11C11/401 ,  H01L27/108

CPC classification number: H01L27/101 ,  H01L27/108 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10891 ,  H01L27/10897 ,  H01L28/40 ,  H01L29/685

Abstract: 本发明提供一种开关及其形成方法。一种存储器装置，其包括存储器单元，该存储器单元包括储存节点、第一电极和第二电极，该储存节点储存电荷，并且当第二电极通电时，第一电极移动从而连接至储存节点。

公开(公告)号：CN119967801A

公开(公告)日：2025-05-09

申请号：CN202410897860.3

申请日：2024-07-05

Applicant: 三星电子株式会社

Inventor： 金知雄 ,  李承勳 ,  李教旭 ,  赵槿汇

IPC: H10B10/00

Abstract: 提供了集成电路装置。所述集成电路装置包括有源区域，在基底上；沟道区域，在有源区域中；栅极线，围绕沟道区域延伸；多条第一上线，将沟道区域与栅极线彼此电连接；多条第一下线，在基底的一侧；以及第二下线，在所述多条第一下线的与基底背对的一侧上。所述多条第一下线包括凸出图案线和与凸出图案线间隔开的岛状图案线，并且岛状图案线通过下接触件电连接到第二下线。

公开(公告)号：CN116072611A

公开(公告)日：2023-05-05

申请号：CN202210967697.4

申请日：2022-08-12

Applicant: 三星电子株式会社

Inventor： 刘庭均 ,  朴范琎 ,  成石铉 ,  李豪真 ,  金洞院 ,  李东奎 ,  李明宣 ,  赵槿汇 ,  崔汉别 ,  河智龙

IPC: H01L21/8234

Abstract: 公开了半导体装置。所述半导体装置包括：有源图案，在基底上，其中，有源图案包括彼此堆叠的多个沟道层；多个源极/漏极图案，在第一方向上彼此间隔开并且布置在有源图案上，其中，所述多个源极/漏极图案通过所述多个沟道层彼此连接；以及第一栅电极和第二栅电极，至少部分地围绕沟道层并且在第二方向上延伸，其中，第二方向与第一方向相交，其中，有源图案具有第一侧壁和面向第一侧壁的第二侧壁，并且其中，有源图案的第一侧壁与第一栅电极的外侧壁之间的第一距离和有源图案的第二侧壁与第二栅电极的外侧壁之间的第二距离不同。

公开(公告)号：CN115911044A

公开(公告)日：2023-04-04

申请号：CN202210442733.5

申请日：2022-04-25

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  金孝珍 ,  姜明吉 ,  金真范 ,  李商文 ,  金洞院 ,  赵槿汇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供一种半导体器件。该半导体器件包括：有源图案，设置在衬底上并且沿第一方向延伸；一对源/漏极图案，设置在有源图案上并且在第一方向上彼此间隔开；多个沟道层，在一对源/漏极图案之间在有源图案上竖直地堆叠并且彼此间隔开；栅电极，在一对源/漏极图案之间沿第二方向延伸，栅电极设置在有源图案上并且围绕多个沟道层，并且第二方向与第一方向相交；以及栅极间隔物，设置在多个沟道层之间并且设置在栅电极与一对源/漏极图案之间。栅极间隔物包括交替地堆叠在一对源/漏极图案的侧壁上的多个第一间隔物图案和多个第二间隔物图案。

公开(公告)号：CN115547958A

公开(公告)日：2022-12-30

申请号：CN202210257892.8

申请日：2022-03-16

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  赵槿汇

IPC: H01L23/48 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528

Abstract: 提供了半导体装置。所述半导体装置可以包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案和位于所述一对第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括以堆叠形态彼此间隔开的第一半导体图案；栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻，第一栅极切割图案穿透栅电极；以及第一间隔件图案，位于第一栅极切割图案与第一沟道图案之间。第一间隔件图案可以包括：第一保留图案，与第一半导体图案中的至少一个第一半导体图案的最外侧表面相邻；以及第二保留图案，位于第一保留图案上。第二保留图案可以与第一栅极切割图案间隔开。