-
公开(公告)号：CN1770320A
公开(公告)日：2006-05-10
申请号：CN200510103786.0
申请日：2005-09-23
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/409
CPC classification number: G06F12/0875 , G11C11/406 , G11C11/40603
Abstract: 本发明提供了除了如下所述的一种情况之外，主存储器以优先于刷新操作方式将优先级给予读取或写入操作的存储器和存储器控制系统。另一方面，高速缓冲存储器以优先于读取或写入操作方式将优先级给予刷新操作。例外情况出现在当启用高速缓存刷新和高速缓冲存储器中的数据有效时，接收存储器读取信号的时候。在这种例外情况中，高速缓冲存储器的刷新被延迟。在某些读取操作期间，特定存储块中的数据也被写入高速缓存中，但不进行从高速缓存的回写。这样就减少了回写操作的次数和消除了由刷新操作引起的延迟。
-
公开(公告)号：CN109509497B
公开(公告)日：2024-04-16
申请号：CN201811072218.2
申请日：2018-09-14
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 本发明提供一种电阻式存储器装置，所述电阻式存储器装置被配置成响应于读取命令来输出存储在存储单元中的值，所述电阻式存储器装置包括：单元阵列，包括所述存储单元及参考单元；参考电阻电路，被配置成电连接到所述参考单元；偏移电流源电路，被配置成对被提供到所述参考电阻电路的读取电流加上偏移电流或者从被提供到所述参考电阻电路的所述读取电流汲取所述偏移电流；以及控制电路，被配置成控制所述偏移电流源电路来补偿所述存储单元的电阻的变化。本发明的电阻式存储器装置通过补偿存储单元的电阻的变化来准确地读取存储在存储单元中的值。
-
公开(公告)号：CN108735252B
公开(公告)日：2023-02-03
申请号：CN201810263505.5
申请日：2018-03-28
Applicant: 三星电子株式会社
Abstract: 存储器设备包括至少一个参考单元和多个存储器单元。操作存储器设备的方法可以包括检测存储器设备的温度并根据温度检测的结果控制施加到至少一个参考单元的第一读取信号的电平。该方法还可以包括将通过将第一读取信号施加到至少一个参考单元而感测到的第一感测值与通过将第二读取信号施加到多个存储器单元当中的所选择的存储器单元而感测到的第二感测值进行比较。
-
公开(公告)号：CN111755050A
公开(公告)日：2020-10-09
申请号：CN202010221081.3
申请日：2020-03-25
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 一种非易失性存储器件可以包括：存储单元，包括第一可变电阻器，该第一可变电阻器的一端连接到第一节点，另一端通过单元晶体管连接到第二节点；以及参考单元，包括第二可变电阻器，该第二可变电阻器的一端连接到第三节点，另一端通过参考单元晶体管连接到第四节点，其中单元晶体管的栅极和参考单元晶体管的栅极连接到字线。存储单元中流动的第一读取电流的方向与参考单元中流动的第二读取电流的方向彼此相反。
-
公开(公告)号：CN109542666A
公开(公告)日：2019-03-29
申请号：CN201811106617.6
申请日：2018-09-21
Applicant: 三星电子株式会社
CPC classification number: G11C29/42 , G06F11/1044 , G06F11/2215 , G11C29/36 , G11C29/46 , G11C2029/0403
Abstract: 公开一种用于支持纠错码的装置及其测试方法。一种根据本发明构思的示例实施例的用于支持用于存储器测试的测试模式的装置可包括：存储器，被配置为接收并存储写入数据，并且从存储的写入数据输出读取数据；纠错码(ECC)引擎，被配置为通过对输入数据进行编码来生成写入数据，并且当N是正整数时，通过校正包括在接收数据中的N位或更少位的错误位来生成输出数据；错误插入电路，被配置为在正常模式下将读取数据作为接收数据提供给ECC引擎，并且在测试模式下将通过使读取数据的小于N位的至少一个位反相而获得的数据作为接收数据提供给ECC引擎。
-
Patent Agency Ranking
公开(公告)号：CN106169302B
公开(公告)日：2018-12-07
申请号：CN201610330376.8
申请日：2016-05-18
Applicant: 三星电子株式会社
Inventor： 表锡洙
IPC: G11C11/16
Abstract: 提供了一种存储器装置和包括该存储器装置的电子装置。存储器装置可以包括数据区域、参比区域和感测放大器。数据区域可以包括结合在第一位线与第一源极线之间的多个数据存储器单元。数据区域可以提供与存储在每个数据存储器单元中的数据对应的数据电压。参比区域可以包括结合在参比位线与参比源极线之间的多个参比存储器单元。参比区域可以提供参比电压。电阻电路可以包括一个或更多个电阻器，并且结合在参比源极线与电源线之间。感测放大器可以通过比较数据电压和参比电压来提供输出电压。电源线可以是接地电压或负电压。
-
公开(公告)号：CN106169302A
公开(公告)日：2016-11-30
申请号：CN201610330376.8
申请日：2016-05-18
Applicant: 三星电子株式会社
Inventor： 表锡洙
IPC: G11C11/16
CPC classification number: G11C11/1673 , G11C5/04 , G11C11/15 , G11C11/16 , G11C11/161 , G11C11/1659 , G11C11/1675 , G11C29/023 , G11C29/028 , G11C11/165
Abstract: 提供了一种存储器装置和包括该存储器装置的电子装置。存储器装置可以包括数据区域、参比区域和感测放大器。数据区域可以包括结合在第一位线与第一源极线之间的多个数据存储器单元。数据区域可以提供与存储在每个数据存储器单元中的数据对应的数据电压。参比区域可以包括结合在参比位线与参比源极线之间的多个参比存储器单元。参比区域可以提供参比电压。电阻电路可以包括一个或更多个电阻器，并且结合在参比源极线与电源线之间。感测放大器可以通过比较数据电压和参比电压来提供输出电压。电源线可以是接地电压或负电压。
-
公开(公告)号：CN1822224A
公开(公告)日：2006-08-23
申请号：CN200510131599.3
申请日：2005-10-25
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/406 , G11C7/00 , G06F12/00
CPC classification number: G11C11/406 , G06F13/1636 , G11C11/40603 , G11C11/40607 , G11C11/40618
Abstract: 一种集成电路存储器装置包括在存储器系统中的多个存储器与一个刷新控制器。刷新控制器被配置来生成刷新请求信号。多个存储器包括对刷新请求信号作出响应的多个存储器的存储体。附加的存储器包括缓冲器单元，其被配置来响应从多个存储器的存储体的第一个存储体收到刷新－访问中断信号，生成给多个存储器的存储体的第一个存储体的刷新指示信号，并接收对多个存储器的存储体的第一个存储体进行寻址的缓冲器写数据。多个存储器的存储体和该缓冲器单元可以是分开的DRAM芯片。
-
公开(公告)号：CN110890113B
公开(公告)日：2025-01-24
申请号：CN201910680939.X
申请日：2019-07-25
Applicant: 三星电子株式会社
Abstract: 提供了一种包括第一非易失性存储器设备和第二非易失性存储器设备的存储设备及其操作方法。该方法包括：检测突然断电；响应于检测到的突然断电，暂停第一非易失性存储器设备中正在执行的操作；将关于所暂停操作的暂停信息写入第二非易失性存储器设备；并且在突然断电之后的通电时，基于写入第二非易失性存储器设备的暂停信息，对第一非易失性存储器设备执行块管理操作。
-
公开(公告)号：CN109390017B
公开(公告)日：2023-08-01
申请号：CN201810908939.6
申请日：2018-08-10
Applicant: 三星电子株式会社
IPC: G11C16/24
Abstract: 本申请提供了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元，其包括存储器单元和伪单元；行解码器，其通过字线连接至存储器单元；伪字线偏置电路，其通过伪字线连接至伪单元；写驱动器和读出放大器，其通过位线连接至存储器单元；以及伪位线偏置电路，其通过伪位线连接至伪单元。伪字线偏置电路被构造为将相同或不同的电压施加至对应的各条伪字线，以将选择的伪单元关断，和调整流动通过伪单元的漏电流；并且通过对伪单元中的漏电流的调整而使存储器单元中的漏电流保持在基本均匀的电平。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.033 seconds)
