公开(公告)号：CN110690192B

公开(公告)日：2024-12-20

申请号：CN201910603873.4

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 李周益 ,  金东完 ,  申硕浩 ,  韩正勳 ,  朴商五

IPC: H01L23/498 ,  H10B80/00

Abstract: 提供了一种半导体装置，所述半导体装置可以包括半导体基底和位于半导体基底上的连接基体柱。绝缘层可以位于半导体基底上，绝缘层可以包括位于绝缘层中的开口，连接基体柱穿过开口延伸，其中，绝缘层的限定开口的侧壁包括位于比连接基体柱的最上部分低的水平处的水平台阶。

公开(公告)号：CN110021599B

公开(公告)日：2023-12-26

申请号：CN201910004071.1

申请日：2019-01-03

Applicant: 三星电子株式会社

Inventor： 金东完 ,  金根楠 ,  李周益

IPC: H10B12/00 ,  H01L23/528

Abstract: 一种半导体存储器件包括埋入在衬底的上部中并在第一方向上延伸的字线、以及连接到字线的字线接触插塞。字线的端部包括在第一方向上暴露的接触表面，并且字线接触插塞连接到该接触表面。

公开(公告)号：CN112750802A

公开(公告)日：2021-05-04

申请号：CN202010872766.4

申请日：2020-08-26

Applicant: 三星电子株式会社

Inventor： 郑恩荣 ,  李周益 ,  韩正勋

IPC: H01L23/492 ,  H01L23/14 ,  H01L23/31 ,  H01L23/498

Abstract: 公开的实施例包括一种半导体芯片和一种包括该半导体芯片的半导体封装件。所述半导体芯片包括半导体基底和保护绝缘层，半导体基底具有顶表面，顶部连接垫设置在顶表面中，保护绝缘层中包括开口，保护绝缘层在半导体基底上不覆盖顶部连接垫的至少一部分。保护绝缘层可以包括：底部保护绝缘层；覆盖绝缘层，包括覆盖底部保护绝缘层的侧表面的至少一部分的侧覆盖部分和与侧覆盖部分分开设置以覆盖底部保护绝缘层的顶表面的至少一部分的顶覆盖部分。保护绝缘层还可以包括位于顶覆盖部分上的顶部保护绝缘层。

公开(公告)号：CN107887364A

公开(公告)日：2018-04-06

申请号：CN201710858966.2

申请日：2017-09-21

Applicant: 三星电子株式会社

Inventor： 申树浩 ,  李周益 ,  李俊镐 ,  李基硕 ,  金光敏 ,  文一荣 ,  朴济民 ,  徐范锡 ,  尹灿植 ,  李昊仁

IPC: H01L23/544 ,  H01L21/768

CPC classification number: H01L23/544 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L21/76802

Abstract: 提供一种具有对准键的半导体装置及其制造方法。对准键在基底上，该对准键包括：第一子对准键图案，具有顺序地堆叠在基底上的第一导电图案、第二导电图案和覆盖介电图案；对准键沟槽，穿过第一子对准键图案的至少一部分；以及下导电图案，在对准键沟槽中。对准键沟槽包括：上沟槽，设置在覆盖介电图案中且具有第一宽度；以及下沟槽，从上沟槽向下延伸且具有比第一宽度小的第二宽度。下导电图案包括分别设置在下沟槽的相对侧壁上的侧壁导电图案。