公开(公告)号：CN111223862B

公开(公告)日：2024-12-24

申请号：CN201910830939.3

申请日：2019-09-04

Applicant: 三星电子株式会社

Inventor： 全宰贤 ,  朴世根 ,  朴桐湜 ,  申硕浩

IPC: H10B12/00

Abstract: 提供了半导体装置以及制造其的方法。半导体装置包括基底，基底包括在一方向上纵向延伸的多个有源区和使所述多个有源区彼此电隔离的隔离区。半导体装置包括延伸穿过所述多个有源区和隔离区的栅极沟槽。半导体装置包括在栅极沟槽中延伸的栅极结构。半导体装置包括在所述多个有源区中的每个中位于栅极沟槽和栅极结构之间的栅极介电层。栅极结构在所述多个有源区中的每个有源区中具有在所述方向上的第一宽度，并且在隔离区中具有在所述方向上的不同于第一宽度的第二宽度。

公开(公告)号：CN118173542A

公开(公告)日：2024-06-11

申请号：CN202311599150.4

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 安惠利 ,  朴桐湜 ,  申树浩 ,  朴晙晳 ,  朴建熹 ,  李佳垠 ,  张志熏 ,  曹裕珍 ,  曹河娜

IPC: H01L23/552 ,  H10B12/00 ,  H10N97/00

Abstract: 半导体装置包括开关元件和电连接到开关元件的数据存储结构。数据存储结构包括第一电极、第二电极、以及位于第一电极与第二电极之间的电介质层。第二电极包括掺杂有杂质元素的化合物半导体层，化合物半导体层包括两种或更多种元素，并且包括掺杂有杂质元素的半导体材料，两种或更多种元素包括第一元素和第二元素，第一元素是硅(Si)，并且化合物半导体层中的杂质元素的浓度在大约0.1at％至大约5at％的范围内，并且化合物半导体层中的第一元素的浓度在大约10at％至大约15at％的范围内。

公开(公告)号：CN117998840A

公开(公告)日：2024-05-07

申请号：CN202310820255.1

申请日：2023-07-05

Applicant: 三星电子株式会社

Inventor： 金昶植 ,  罗载元 ,  宋俊和 ,  朴桐湜

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00

Abstract: 公开了半导体存储器装置。所述半导体存储器装置可以包括在基底上在第一方向上延伸的多条位线、分别在所述多条位线上的多个有源柱、沿所述多个有源柱在第二方向上延伸的字线、分别在所述多个有源柱上的多个着陆垫以及分别在所述多个着陆垫上的多个数据存储图案。所述多个有源柱中的每个可以具有在垂直于所述基底的上表面的方向上延伸的长度。当在平面图中观看时，所述字线具有波浪形状。

公开(公告)号：CN117729769A

公开(公告)日：2024-03-19

申请号：CN202311097211.7

申请日：2023-08-29

Applicant: 三星电子株式会社

Inventor： 全智熙 ,  裵仁在 ,  张志熏 ,  朴桐湜

IPC: H10B12/00 ,  H01L21/768 ,  G11C11/34 ,  G11C11/4063

Abstract: 一种半导体器件包括在衬底上的S/A电路、位线、栅电极、栅极绝缘图案、沟道、上接触插塞和电容器。位线包括在第二方向上顺序地布置的第一位线、第二位线、第三位线和第四位线。第一下接触插塞、第一下布线和第二下接触插塞在第三方向上顺序地堆叠在S/A电路与第一位线之间，并且电连接到S/A电路和第一位线。第三下接触插塞、第二下布线和第四下接触插塞在第三方向上顺序地堆叠在S/A电路与第三位线之间，并且电连接到S/A电路和第三位线。第一下布线和第二下布线处于彼此不同的水平高度处。

公开(公告)号：CN116249343A

公开(公告)日：2023-06-09

申请号：CN202210580484.6

申请日：2022-05-25

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，包括单元区域和外围区域；栅极堆叠，位于所述外围区域上；层间绝缘层，位于所述栅极堆叠上；外围电路互连线，位于所述层间绝缘层上；以及互连绝缘图案，位于所述外围电路互连线之间。所述互连绝缘图案可以包括在与所述衬底的顶表面平行的第一方向上彼此间隔开的成对的垂直部分以及将所述垂直部分彼此连接的连接部分。所述互连绝缘图案的每一个所述垂直部分可以在与所述外围电路互连线的顶表面相同的水平高度处在所述第一方向上具有第一厚度并且在与所述外围电路互连线的底表面相同的水平高度处在所述第一方向上具有第二厚度。所述第一厚度可以基本上等于所述第二厚度。

公开(公告)号：CN114975355A

公开(公告)日：2022-08-30

申请号：CN202210143718.0

申请日：2022-02-16

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  金永信 ,  朴桐湜 ,  李钟旼 ,  崔准容

IPC: H01L23/528 ,  H01L23/535 ,  H01L23/538

Abstract: 一种半导体器件包括：衬底，包括单元区域；单元区域隔离膜，在所述衬底中并且沿所述单元区域的外边缘延伸；位线结构，在所述衬底上并且在所述单元区域中，其中所述位线结构具有设置在所述单元区域隔离膜上的远端；单元间隔物，在所述位线结构的所述远端的竖直侧表面上；蚀刻停止膜，沿所述单元间隔物的侧表面和所述单元区域隔离膜的顶面延伸；以及层间绝缘膜，在所述蚀刻停止膜上，并且在所述单元间隔物的所述侧表面上，其中所述层间绝缘膜包括氮化硅。

公开(公告)号：CN116266988A

公开(公告)日：2023-06-20

申请号：CN202211375150.1

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 张志熏 ,  金东完 ,  朴桐湜

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底，具有在第一方向上彼此相邻的有源单元区和界面区；在衬底的有源单元区上的位线，在与第一方向交叉的第二方向上彼此间隔开；以及在衬底的界面区上的位线垫，在第二方向上彼此间隔开。每个位线包括在第一方向上延伸并且在第二方向上彼此间隔开的第一位线和第二位线、将第一位线的第一端连接到第二位线的第二端的连接部、以及将位线垫中的一个连接到第一位线、第二位线和连接部中的一个的联接部。

公开(公告)号：CN116261328A

公开(公告)日：2023-06-13

申请号：CN202211493126.8

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 朴建熹 ,  申树浩 ,  张贤禹 ,  朴桐湜 ,  李佳垠

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：定位焊盘，位于衬底上；下电极，位于所述定位焊盘上并连接到所述定位焊盘；电介质层，位于所述下电极上并沿着所述下电极的轮廓延伸；上电极，位于所述电介质层上；以及上板电极，位于所述上电极上，所述上板电极包括掺杂有硼的第一子板电极和第二子板电极，所述第一子板电极中的所述硼的第一浓度大于所述第二子板电极中的所述硼的第二浓度。

公开(公告)号：CN116133408A

公开(公告)日：2023-05-16

申请号：CN202210579139.0

申请日：2022-05-25

Applicant: 三星电子株式会社

Inventor： 金东完 ,  朴建熹 ,  朴桐湜 ,  朴晙晳 ,  张志熏 ,  张贤禹

IPC: H10B12/00

Abstract: 公开了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括外围块和单元块，每个单元块包括单元中心区域、单元边缘区域和单元中间区域；以及位线，所述位线在第一方向上在每个单元块上延伸。所述位线包括中心位线、中间位线和边缘位线。所述位线具有在第二方向上彼此相对的第一侧表面和第二侧表面。所述第一侧表面在所述单元中心区域、所述单元中间区域和所述单元边缘区域上沿着所述第一方向笔直地延伸。所述第二侧表面在所述单元中心区域和所述单元边缘区域上沿着所述第一方向笔直地延伸，并且所述第二侧表面在所述单元中间区域上沿着与所述第一方向和所述第二方向相交的第三方向延伸。

公开(公告)号：CN116096076A

公开(公告)日：2023-05-09

申请号：CN202211232922.6

申请日：2022-10-10

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  金东完 ,  朴建熹 ,  朴桐湜 ,  申树浩 ,  张志熏

IPC: H10B12/00 ,  H10N97/00

Abstract: 公开了半导体存储器装置及其制造方法。半导体存储器装置包括：半导体基底，包括单元阵列区域和外围区域；多个底部电极，在单元阵列区域上位于半导体基底上；介电层，共形地覆盖底部电极的侧壁和顶表面；以及顶部电极，位于介电层上并且位于底部电极之间。顶部电极包括顺序地堆叠的第一金属层、硅锗层、第二金属层和硅层。硅锗层中的硼的量大于硅层中的硼的量。