公开(公告)号：CN119255597A

公开(公告)日：2025-01-03

申请号：CN202410172962.9

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 朴桐湜 ,  罗载元 ,  全智姬

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H01L23/552

Abstract: 半导体装置包括：基底，包括单元阵列区域和外围区域；位线，位于单元阵列区域上，并且沿第一方向延伸；屏蔽线，沿第一方向从单元阵列区域延伸到外围区域，并且沿与第一方向交叉的第二方向与位线邻近地布置；屏蔽接触线，位于外围区域上，沿第二方向延伸，并且连接到屏蔽线；沟道图案，位于位线上，并且沿与位线垂直的方向延伸；字线，沿第二方向延伸，并且位于沟道图案上；栅极绝缘图案，位于沟道图案与字线之间；绝缘图案，位于字线上；接合垫，连接到沟道图案；以及数据存储图案，连接到接合垫。

公开(公告)号：CN115939169A

公开(公告)日：2023-04-07

申请号：CN202211183403.5

申请日：2022-09-27

Applicant: 三星电子株式会社

Inventor： 张志熏 ,  请求不公布姓名 ,  金东完 ,  朴桐湜 ,  尹灿植 ,  张贤禹

IPC: H01L29/06

Abstract: 本发明提供一种半导体器件，该半导体器件包括：包括沟槽的衬底；隔离结构，包括堆叠在沟槽中的内壁氧化物层图案、衬垫图案和填充绝缘图案；以及在衬底和隔离结构上的栅极结构，其中内壁氧化物层图案和衬垫图案共形地形成在沟槽的表面上，内壁氧化物层图案的上表面低于衬底的上表面，以及内壁氧化物层图案的上表面和衬垫图案的上表面之间的边界没有台阶差。

公开(公告)号：CN111223862A

公开(公告)日：2020-06-02

申请号：CN201910830939.3

申请日：2019-09-04

Applicant: 三星电子株式会社

Inventor： 全宰贤 ,  朴世根 ,  朴桐湜 ,  申硕浩

IPC: H01L27/108

Abstract: 提供了半导体装置以及制造其的方法。半导体装置包括基底，基底包括在一方向上纵向延伸的多个有源区和使所述多个有源区彼此电隔离的隔离区。半导体装置包括延伸穿过所述多个有源区和隔离区的栅极沟槽。半导体装置包括在栅极沟槽中延伸的栅极结构。半导体装置包括在所述多个有源区中的每个中位于栅极沟槽和栅极结构之间的栅极介电层。栅极结构在所述多个有源区中的每个有源区中具有在所述方向上的第一宽度，并且在隔离区中具有在所述方向上的不同于第一宽度的第二宽度。

公开(公告)号：CN119183288A

公开(公告)日：2024-12-24

申请号：CN202410794796.6

申请日：2024-06-19

Applicant: 三星电子株式会社

Inventor： 朴桐湜 ,  张志熏

IPC: H10B12/00

Abstract: 本发明公开了一种半导体器件，该半导体器件可以包括在基板上的下布线结构，该下布线结构包括多条布线。所述多条布线包括：第一布线组，具有第一堆叠结构，第一堆叠结构包括构成接触插塞和导电图案的金属图案和阻挡金属图案，并且阻挡金属图案围绕金属图案的下表面；以及第二布线组，具有不同于第一堆叠结构的第二堆叠结构，第二堆叠结构包括构成接触插塞的下金属图案和围绕下金属图案的下表面的下阻挡金属图案、以及构成导电图案的上金属图案，上金属图案具有比下金属图案低的电阻。

公开(公告)号：CN116056448A

公开(公告)日：2023-05-02

申请号：CN202210556046.6

申请日：2022-05-20

Applicant: 三星电子株式会社

Inventor： 金东完 ,  朴桐湜 ,  朴建熹 ,  朴晙晳 ,  张志熏 ,  张贤禹

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案设置在所述位线上；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

公开(公告)号：CN118354600A

公开(公告)日：2024-07-16

申请号：CN202311369127.6

申请日：2023-10-20

Applicant: 三星电子株式会社

Inventor： 朴茁发 ,  宋在俊 ,  河宪俊 ,  朴桐湜

IPC: H10B12/00

Abstract: 公开了一种半导体存储器件，其包括：在衬底上的外围栅极结构；位线，设置在外围栅极结构上并沿第一方向延伸；突出绝缘图案，包括沿与第一方向交叉的第二方向延伸的沟道沟槽；沟道结构，在沟道沟槽中设置在位线上并包括金属氧化物；第一字线，设置在沟道结构上并在第二方向上延伸；第二字线，设置在沟道结构上，在第二方向上延伸，并在第一方向上与第一字线间隔开；着落垫，设置在沟道结构上并连接到沟道结构；垫分离图案，设置在突出绝缘图案上并将着落垫分离；第一通道图案，穿过垫分离图案连接到突出绝缘图案并由氧化物基绝缘材料形成；以及设置在着落垫上的数据存储图案。

公开(公告)号：CN118057920A

公开(公告)日：2024-05-21

申请号：CN202311512969.2

申请日：2023-11-14

Applicant: 三星电子株式会社

Inventor： 崔德欢 ,  朴茁发 ,  裵仁在 ,  朴桐湜

IPC: H10B12/00 ,  H10B63/00

Abstract: 一种半导体存储器件包括：位线，在基板上并在第一方向上延伸；在位线上的第一有源柱和第二有源柱，第一有源柱包括联接到位线的第一水平部分和从第一水平部分延伸的第一垂直部分，第二有源柱包括联接到位线的第二水平部分和从第二水平部分延伸的第二垂直部分。第一字线和第二字线分别在第一有源柱的第一水平部分和第二有源柱的第二水平部分上，并在与第一方向交叉的第二方向上延伸。第一绝缘层在第一字线和第二字线之间。第一水平部分的第一侧表面和第二水平部分的第二侧表面彼此面对。第一绝缘层包括在第一侧表面和第二侧表面之间的气隙。

公开(公告)号：CN117641903A

公开(公告)日：2024-03-01

申请号：CN202311093457.7

申请日：2023-08-29

Applicant: 三星电子株式会社

Inventor： 李钟武 ,  朴梗镺 ,  张志熏 ,  朴桐湜

IPC: H10B12/00 ,  H01L29/78 ,  H10N97/00

Abstract: 一种半导体存储器装置包括：基板；多条导线，其在基板上在第一水平方向上延伸并且在垂直于第一水平方向的第二水平方向上彼此间隔开；第一单元堆叠件，其在多条导线中的每一条上并且包括多个第一竖直晶体管结构和多个第一连接接触件；第二单元堆叠件，其在第一单元堆叠件上并且包括多个第二竖直晶体管结构和多个第二连接接触件；以及多个电容器结构，其布置在第二单元堆叠件上并且连接到多个第一竖直晶体管结构和多个第二竖直晶体管结构。

公开(公告)号：CN116895657A

公开(公告)日：2023-10-17

申请号：CN202310219838.9

申请日：2023-03-08

Applicant: 三星电子株式会社

Inventor： 朴桐湜 ,  申树浩 ,  白哲昊

IPC: H01L27/105

Abstract: 公开了半导体器件。所述半导体器件可包括：基底，包括单元阵列区域；数据存储结构，设置在基底的单元阵列区域上，数据存储结构包括底部电极、在底部电极上的顶部电极、以及在底部电极与顶部电极之间的介电层；阻挡层，设置在顶部电极的顶表面上；下部层间绝缘层，设置在阻挡层上；以及下部接触件，穿透下部层间绝缘层并电连接到顶部电极。下部接触件的侧表面的至少一部分接触阻挡层。

公开(公告)号：CN114944378A

公开(公告)日：2022-08-26

申请号：CN202111641856.3

申请日：2021-12-29

Applicant: 三星电子株式会社

Inventor： 张贤禹 ,  申树浩 ,  朴桐湜 ,  李钟旼 ,  张志熏

IPC: H01L23/538 ,  H01L27/108

Abstract: 本公开提供了具有改善的元件性能和可靠性的半导体存储器件。所述半导体存储器件包括：衬底；栅电极，所述栅电极在所述衬底中沿第一方向延伸；多个掩埋接触，所述多个掩埋接触位于所述衬底上；以及围栏，所述围栏位于相邻的掩埋接触之间的沟槽中。所述围栏位于所述栅电极上。所述围栏包括间隔物膜和填充膜，所述间隔物膜位于所述沟槽的侧壁上并且沿与所述第一方向相交的第二方向延伸，所述填充膜位于所述沟槽中并且位于所述间隔物膜上。相对于所述衬底，所述间隔物膜的上表面低于所述填充膜的上表面。