-
Patent Agency Ranking
公开(公告)号：CN1194400C
公开(公告)日：2005-03-23
申请号：CN00134717.9
申请日：2000-10-12
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76235
Abstract: 提供了一种通过使沟槽顶部边缘圆形化并增加沟槽顶部边缘的氧化物量来防止驼峰现象和晶体管的反相窄宽度效应的沟槽隔离结构，具有该结构的半导体器件以及沟槽隔离方法。在该沟槽隔离方法中，在半导体衬底的非有源区域内形成一个沟槽。沟槽内壁上形成厚度在10-150埃之间的内壁氧化物膜。在内壁氧化物膜的表面形成一个衬层。用介质膜填充沟槽。蚀刻部分衬层，使得该氮化硅衬层的顶端可以从半导体衬底的表面凹进。在沟槽的顶部边缘和半导体基底的表面上形成栅极氧化物膜，位于沟槽顶部边缘的栅极氧化物膜比位于半导体基底表面上的栅极氧化物膜厚，且与介质膜间隔开。
-
公开(公告)号：CN1206935A
公开(公告)日：1999-02-03
申请号：CN97126407.4
申请日：1997-12-30
Applicant: 三星电子株式会社
IPC: H01L21/76 , H01L21/762
CPC classification number: H01L21/76232
Abstract: 提供一种使用两种类型的氧化膜的槽式隔离法。按照本方法,用两种具有不同的应力特性的相继层叠的氧化膜的复合膜来充填半导体衬底中的槽。对槽充填复合氧化膜进行增密处理。对槽充填复合氧化膜进行平面化处理,直到露出掩模层的上表面为止。这样就在该槽中形成槽充填层。
-
公开(公告)号：CN109801845A
公开(公告)日：2019-05-24
申请号：CN201811327957.1
申请日：2018-11-08
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L29/78
Abstract: 一种制造半导体器件的方法，包括：形成从衬底突出并沿第一方向延伸的鳍型图案；在衬底上形成覆盖鳍型图案的有限部分的场绝缘层，使得场绝缘层露出鳍型图案的另外的有限部分；在场绝缘层和鳍型图案上形成栅极结构，栅极结构沿第二方向延伸，第二方向与第一方向不同；在场绝缘层的第一区域中形成包含氮元素的第一阻挡层，其中，第一区域由栅极结构露出，第一区域与栅极结构相邻并沿第二方向延伸；在第一阻挡层上和在栅极结构的侧壁上形成栅极间隔物。
-
公开(公告)号：CN109390218A
公开(公告)日：2019-02-26
申请号：CN201810768330.3
申请日：2018-07-13
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/033 , H01L21/8238
Abstract: 公开制造集成电路器件的方法。所述方法包括：在基板上形成包括含碳的膜和含硅的有机抗反射膜的堆叠掩模结构体；通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案；和通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成包括含碳的掩模图案和轮廓控制衬料的复合掩模图案，所述含碳的掩模图案限定贯穿其的开口，所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面。通过由所述复合掩模图案限定的多个空间将离子注入到所述基板中。
-
公开(公告)号：CN1551311A
公开(公告)日：2004-12-01
申请号：CN200410043316.5
申请日：2004-05-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7834 , H01L29/42376 , H01L29/66477 , H01L29/665 , H01L29/6656 , H01L29/66628
Abstract: 在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。
-
-
-
-
Search Results
15
records
(took 0.034 seconds)
