公开(公告)号：CN1244716C

公开(公告)日：2006-03-08

申请号：CN01139965.1

申请日：2001-11-21

Applicant: 三星电子株式会社

Inventor： 金营宽 ,  朴泳旭 ,  李承换

IPC: C23C26/00

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/452 ,  C23C16/45534 ,  C23C16/45542 ,  C23C16/45553 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02222 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/316 ,  H01L21/31608

Abstract: 本发明提供一种形成含硅固体薄膜层的原子层沉积方法。将基底置入腔体，此后，将含Si和氨基硅烷的第一反应物注入腔体。该第一反应物的第一部分化学吸附于基底上，第一反应物的第二部分物理吸附于基底上。一个优选方案中，通过吹洗和冲洗腔体，将第一反应物的物理吸附的第二部分从基体上清除。然后将第二反应物注入腔体，这里第二反应物的第一部分与第一反应物的化学吸附的第一部分化学反应，在基底上形成含硅固体。然后从腔体中清除第二反应物的未化学反应部分。一个优选方案中，在基底上形成的含硅固体为薄膜层，如氮化硅层。另一个优选方案中，第一反应物至少为选自Si[N(CH3)2]4，SiH[N(CH3)2]3，SiH2[N(CH3)2]2和SiH3[N(CH3)2]中的一种。第二反应物优选为活性NH3。腔体的压强优选维持在1.33-13300Pa(0.01-100乇)的范围内，且在优选实施方案中可在整个工艺中保持恒定，或可在四个步骤中的至少一个中改变。上述步骤中的一步或多步可重复进行，以在基底上获得较厚的固体。

公开(公告)号：CN1645629A

公开(公告)日：2005-07-27

申请号：CN200510004622.2

申请日：2005-01-14

Applicant: 三星电子株式会社

Inventor： 李化成 ,  上野哲嗣 ,  柳载润 ,  李浩 ,  李承换 ,  金炫锡 ,  朴文汉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7854

Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。

公开(公告)号：CN1551311A

公开(公告)日：2004-12-01

申请号：CN200410043316.5

申请日：2004-05-14

Applicant: 三星电子株式会社

Inventor： 李承换 ,  朴文汉 ,  李化成 ,  李浩 ,  柳载润

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7834 ,  H01L29/42376 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628

Abstract: 在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。

公开(公告)号：CN1392288A

公开(公告)日：2003-01-22

申请号：CN01139965.1

申请日：2001-11-21

Applicant: 三星电子株式会社

Inventor： 金营宽 ,  朴泳旭 ,  李承换

IPC: C23C26/00

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/452 ,  C23C16/45534 ,  C23C16/45542 ,  C23C16/45553 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02222 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/316 ,  H01L21/31608

Abstract: 本发明提供一种形成含硅固体薄膜层的原子层沉积方法。将基底置入腔体，此后，将含Si和氨基硅烷的第一反应物注入腔体。该第一反应物的第一部分化学吸附于基底上，第一反应物的第二部分物理吸附于基底上。一个优选方案中，通过吹洗和冲洗腔体，将第一反应物的物理吸附的第二部分从基体上清除。然后将第二反应物注入腔体，这里第二反应物的第一部分与第一反应物的化学吸附的第一部分化学反应，在基底上形成含硅固体。然后从腔体中清除第二反应物的未化学反应部分。一个优选方案中，在基底上形成的含硅固体为薄膜层，如氮化硅层。另一个优选方案中，第一反应物至少为选自Si[N(CH3)2]4，SiH[N(CH3)2]3，SiH2[N(CH3)2]2和SiH3[N(CH3)2]中的一种。第二反应物优选为活性NH3。腔体的压强优选维持在0.01－100乇的范围内，且在优选实施方案中可在整个工艺中保持恒定，或可在四个步骤中的至少一个中改变。上述步骤中的一步或多步可重复进行，以在基底上获得较厚的固体。

公开(公告)号：CN100527438C

公开(公告)日：2009-08-12

申请号：CN200510004622.2

申请日：2005-01-14

Applicant: 三星电子株式会社

Inventor： 李化成 ,  上野哲嗣 ,  柳载润 ,  李浩 ,  李承换 ,  金炫锡 ,  朴文汉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7854

Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。

公开(公告)号：CN1790743A

公开(公告)日：2006-06-21

申请号：CN200510119980.8

申请日：2005-08-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩 ,  申东石 ,  李承换

IPC: H01L29/78 ,  H01L29/38 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

公开(公告)号：CN1389910A

公开(公告)日：2003-01-08

申请号：CN02107879.3

申请日：2002-03-26

Applicant: 三星电子株式会社

Inventor： 金营宽 ,  朴泳旭 ,  李承换

IPC: H01L21/8238

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/45527 ,  C23C16/45546 ,  H01L21/3142 ,  H01L2924/0002 ,  Y10T117/1008 ,  H01L2924/00

Abstract: 本发明提供一种利用原子层淀积(ALd)形成薄膜的方法。提供一种具有单反应空间的ALD反应器。可以在所述ALD反应器的单反应空间中同时装载一批衬底。然后,在单反应空间中引入含反应剂的气体,在单反应空间内,反应剂的一部分化学吸附到该批衬底的上表面上。然后,从单反应空间中排除未被化学吸附的反应剂。根据本发明的一个实施例,引入含反应剂气体后,在单反应空间内稀释未被化学吸附的反应剂,以便于排除未被化学吸附的反应剂。

公开(公告)号：CN100477264C

公开(公告)日：2009-04-08

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管制造方法包括在半导体衬底的{100}面的表面上形成栅图形；在所述栅图形的侧壁上形成第一隔离壁；在所述第一隔离壁上形成第二隔离壁；蚀刻所述半导体衬底的邻近所述栅图形的两侧的部分，从而形成凹陷，该凹陷包括高度低于所述表面的{100}面的底面、以及连接所述表面与所述底面的{111}面的侧面，该凹陷暴露出所述第一隔离壁和所述第二隔离壁或者所述第一隔离壁、所述第二隔离壁和所述栅图形的一部分；在所述凹陷中生长外延层；以及将杂质注入所述外延层中从而形成杂质区。

公开(公告)号：CN1312757C

公开(公告)日：2007-04-25

申请号：CN02107879.3

申请日：2002-03-26

Applicant: 三星电子株式会社

Inventor： 金营宽 ,  朴泳旭 ,  李承换

IPC: H01L21/8238

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/45527 ,  C23C16/45546 ,  H01L21/3142 ,  H01L2924/0002 ,  Y10T117/1008 ,  H01L2924/00

Abstract: 本发明提供一种利用原子层淀积(ALd)形成薄膜的方法。提供一种具有单反应空间的ALD反应器。可以在所述ALD反应器的单反应空间中同时装载一批衬底。然后，在单反应空间中引入含反应剂的气体，在单反应空间内，反应剂的一部分化学吸附到该批衬底的上表面上。然后，从单反应空间中排除未被化学吸附的反应剂。根据本发明的一个实施例，引入含反应剂气体后，在单反应空间内稀释未被化学吸附的反应剂，以便于排除未被化学吸附的反应剂。

公开(公告)号：CN1738056A

公开(公告)日：2006-02-22

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管包括半导体衬底，其具有{100}晶面构成的第一表面、高度比第一表面低的{100}晶面构成的第二表面、以及连接第一表面与第二表面的{111}晶面构成的侧面。栅结构形成在第一表面上。外延层形成在第二表面和侧面上。杂质区邻近栅结构的两侧形成。杂质区具有{111}面构成的侧面，从而可防止杂质区之间产生的短沟道效应。