-
公开(公告)号：CN112310112A
公开(公告)日：2021-02-02
申请号：CN202010757644.0
申请日：2020-07-31
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/1157 , H01L27/11582
Abstract: 提供了一种具有改进的操作性能和可靠性的非易失性存储器装置。所述非易失性存储器装置包括：衬底；衬底上的外围电路结构；模塑结构，其包括交替地堆叠在外围电路结构上的多个绝缘图案和多个栅电极；沟道结构，其穿过模塑结构；第一杂质图案，其在模塑结构上与沟道结构的第一部分接触，并且具有第一导电类型；以及第二杂质图案，其在模塑结构上与沟道结构的第二部分接触，并且具有与第一导电类型不同的第二导电类型。
-
公开(公告)号：CN111106127A
公开(公告)日：2020-05-05
申请号：CN201910743287.X
申请日：2019-08-13
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11582 , H01L27/11568
Abstract: 一种三维半导体存储器件包括：在衬底上的电极结构，电极结构包括在垂直于衬底的顶表面的第一方向上堆叠的栅电极；垂直半导体图案，穿透电极结构并连接到衬底；以及数据存储图案，在电极结构和垂直半导体图案之间。数据存储图案包括顺序堆叠的第一绝缘图案、第二绝缘图案和第三绝缘图案。第一至第三绝缘图案的每个包括沿平行于衬底的顶表面的第二方向延伸的水平部分。第一、第二和第三绝缘图案的水平部分在第一方向上顺序地堆叠。第一绝缘图案的水平部分和第三绝缘图案的水平部分中的至少一个在第二方向上突出超过第二绝缘图案的水平部分的侧壁。
-
公开(公告)号：CN101165902A
公开(公告)日：2008-04-23
申请号：CN200710181849.3
申请日：2007-10-19
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/788 , H01L29/423 , H01L23/522 , H01L21/8247 , H01L21/762 , H01L21/28 , H01L21/768
CPC classification number: H01L27/115 , H01L27/11521 , H01L29/42324
Abstract: 非易失性存储器件包括在其中具有第一和第二半导体有源区的衬底。通过其中具有沿着其长度延伸的凹槽的沟槽隔离区将所述有源区分开。提供第一和第二浮栅电极。所述第一和第二浮栅电极分别在第一和第二半导体有源区上延伸。提供在第一和第二浮栅电极之间延伸并且延伸到沟槽隔离区中的凹槽中的控制电极。沟槽隔离区中的凹槽足够深，从而延伸到凹槽中的控制电极操作以减少(或阻止)在第一和第二浮栅电极之间的寄生耦合电容。
-
公开(公告)号：CN117500275A
公开(公告)日：2024-02-02
申请号：CN202310946830.2
申请日：2023-07-31
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括第一半导体结构和第二半导体结构，该第一半导体结构包括第一基板和电路器件，该第二半导体结构包括：第二基板，在第一半导体结构上并具有第一区域和第二区域；多个栅电极，在第一区域中并在第一方向上堆叠，并且在第二区域中在第二方向上延伸不同的长度；沟道结构，通过穿透所述多个栅电极而延伸；分隔区域，穿透所述多个栅电极，在第二方向上延伸，在第三方向上彼此间隔开，并限定中心块区域和边缘块区域；以及基板绝缘层，在第二基板中且在第二区域中的分隔区域之间。基板绝缘层在第三方向上的宽度在边缘块区域中比在中心块区域中大。
-
公开(公告)号：CN117479536A
公开(公告)日：2024-01-30
申请号：CN202310893778.9
申请日：2023-07-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括外围电路区和存储单元区。存储单元区可以包括：堆叠结构，包括在竖直方向上重复且交替地堆叠的栅电极和层间绝缘层；以及沟道结构，穿透堆叠结构。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、以及第二栅电极上的第三栅电极。每一个第一栅电极可以具有第一厚度。每一个第二栅电极的第二厚度可以大于第一厚度。每一个第三栅电极的第三厚度可以小于第二厚度。
-
Patent Agency Ranking
公开(公告)号：CN1909211B
公开(公告)日：2010-10-20
申请号：CN200610108455.0
申请日：2006-08-04
Applicant: 三星电子株式会社
IPC: H01L21/8239 , H01L27/105
CPC classification number: H01L27/105 , H01L27/115 , H01L27/11526 , H01L27/11543
Abstract: 制造非易失性存储器件的方法，包括在包括第一区和第二区的半导体衬底上形成沟槽掩模图形。使用沟槽掩模图形作为掩模，在第一区和第二区中的半导体衬底中形成限定有源区的衬底沟槽。在包括沟槽掩模图形和衬底沟槽的半导体衬底上形成器件隔离层图形。器件隔离图形填充第一区和第二区中的衬底沟槽。通过除去沟槽掩模图形，形成第一和第二开口，露出在第一和第二区中的相应有源区的顶表面。第二开口具有比第一开口更大的宽度。在第一开口中形成第一下导电图形，具有在第一开口的下部区中的底部分和从底部分延伸到第一开口的上部区的延伸部分。延伸部分具有比底部分更小的宽度。形成填充第二开口的第二下导电图形。
-
公开(公告)号：CN115915767A
公开(公告)日：2023-04-04
申请号：CN202210742445.1
申请日：2022-06-27
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和包括半导体装置的电子系统。所述半导体装置可包括：基底，包括单元阵列区域和连接区域，单元阵列区域包括中心区域和外部区域；电极结构，包括电极和垫；垂直结构，在单元阵列区域上并穿透电极结构；以及分离绝缘图案，穿透作为电极中的一个的上电极，并将上电极分成沿与第一方向相交的第二方向布置的至少两个部分。分离绝缘图案包括第一部分和第二部分，第一部分在中心垂直结构中的至少一些之间，第二部分与第一部分间隔开，使得当在平面图中观察时，第二部分在外围垂直结构中的至少一些之间。
-
公开(公告)号：CN115696918A
公开(公告)日：2023-02-03
申请号：CN202210868073.7
申请日：2022-07-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供一种半导体装置及包括其的数据存储系统，所述半导体装置包括衬底结构、堆叠结构、垂直存储结构、垂直虚设结构和上分隔图案，其中，当在高于所述上分隔图案的最下端的高度水平的第一高度水平的平面上观察时，所述虚设沟道层包括面对所述虚设数据存储层的第一虚设沟道区域和面对所述虚设数据存储层的第二虚设沟道区域，所述第一虚设沟道区域的厚度不同于所述第二虚设沟道区域的厚度。
-
公开(公告)号：CN115589731A
公开(公告)日：2023-01-10
申请号：CN202210347357.1
申请日：2022-04-01
Applicant: 三星电子株式会社
Abstract: 提供了三维(3D)半导体存储器装置和包括其的电子系统。所述3D半导体存储器装置包括：基底；堆叠结构，包括交替地且重复地堆叠在基底上的层间介电层和栅电极；垂直沟道结构，穿透堆叠结构；分隔结构，与垂直沟道结构间隔开并且填充与堆叠结构交叉的沟槽，分隔结构包括间隔件和第一导电接触件，间隔件覆盖沟槽的内侧壁，第一导电接触件填充沟槽的被间隔件围绕的内空间；绝缘层，覆盖基底和堆叠结构；接触插塞，穿透绝缘层以连接到堆叠结构的栅电极；以及第二导电接触件，与堆叠结构间隔开并且穿透绝缘层以连接到外围电路晶体管。第一导电接触件的底表面位于比间隔件的底表面低的水平处。
-
公开(公告)号：CN115084153A
公开(公告)日：2022-09-20
申请号：CN202210144610.3
申请日：2022-02-17
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11578
Abstract: 发明构思提供了半导体器件和包括其的电子系统。该半导体器件可以包括第一单元块和第二单元块，第一单元块包括第一电极结构和穿透第一电极结构的第一沟道，第一电极结构包括堆叠在基板上的第一电极，第二单元块包括第二电极结构和穿透第二电极结构的第二沟道，第二电极结构包括堆叠在基板上的第二电极。第一和第二电极结构可以在第一方向上延伸。第一电极结构可以在第二方向上具有第一宽度，第二电极结构可以具有大于第一宽度的第二宽度。第一电极结构的侧表面和与其相邻的第一沟道可以彼此间隔开第一距离，并且第二电极结构的侧表面和与其相邻的第二沟道可以彼此间隔开不同于第一距离的第二距离。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.021 seconds)
