-
公开(公告)号：CN101145140A
公开(公告)日：2008-03-19
申请号：CN200710025077.4
申请日：2007-07-11
Applicant: 南京大学
IPC: G06F13/362
Abstract: 本发明公开了一种基于片上多处理器系统的动态自适应总线仲裁器，包括接口控制模块、随机数产生模块、动态“彩票”数产生模块、定时器模块和Lottery总线仲裁模块；随机数产生模块接收接口控制模块信号输出随机数的范围配置成各处理器对总线申请要求下的“彩票”总数；动态“彩票”数产生模块存储每个处理器所持的初始“彩票”数目，并响应于定时器模块所产生的中断信号的激活；Lottery总线仲裁模块根据各个处理器所持的“彩票”数目，来控制系统总线的使用优先权。本发明降低了算法复杂度，降低了各处理器的总线等待时间并且能更好地控制各处理器占据的总线带宽，提高了系统性能，对于片上多处理器系统的设计具有重要的参考价值。
-
公开(公告)号：CN101131710A
公开(公告)日：2008-02-27
申请号：CN200710132285.4
申请日：2007-09-13
Applicant: 南京大学
Abstract: 本发明公开了一种基于FPGA的LDPC编解码硬件仿真系统，该系统包括PC端控制软件和基于FPGA的硬件部分，硬件部分包括了PCI接口控制模块，随机数发生器，高斯噪声发生器，LDPC编/解码等主要模块。本发明基于FPGA硬件实现了对LDPC码的仿真研究，同时，该系统具有很好的可控性、可观测性和可重用性，并大大提高仿真速度(为软件仿真速度的300多倍)，为更好地研究同类纠错码提供良好的实验环境。
-
公开(公告)号：CN114708602B
公开(公告)日：2025-04-25
申请号：CN202210437836.2
申请日：2022-04-25
Applicant: 南京大学
IPC: G06V30/412 , G06N3/0464 , G06N3/049 , G06N3/08 , G06V10/774 , G06V10/82
Abstract: 本发明提供一种基于神经网络的手写英文文本识别方法，具体包括：获取数据集并训练得到字母识别母模型与字母识别子模型；训练得到语法判断模型；构建词典模块；利用字母识别母模型以及单词提取算法得到初次识别结果；利用词典模块判断测试图片中单词是否全部存在；将不存在的单词利用字母识别子模型识别得到其它识别结果；利用词典模块和语法判断模型对其他识别结果进行分类；对所有识别结果进行优先级排序。本发明在保留YOLO中的NMS非极大值抑制算法的同时，可输出多种可能识别结果，同时应用新的单词提取算法实现了对识别结果中单词的划分，为手写英文文本识别任务提供了一种新方法，大大提高了识别的准确性和灵活性。
-
公开(公告)号：CN113986196B
公开(公告)日：2025-03-25
申请号：CN202111240344.6
申请日：2021-10-25
Applicant: 南京大学
Abstract: 本发明提供了一种离散高斯噪声的并行生成方法及硬件结构，属于密码学算法硬件设计领域，包括：真随机数缓冲区、随机比特寄存器、比特搜索模块、结果输出处理模块、控制状态机、结果缓冲区。本发明的提出了一种基于Knuth‑Yao算法的离散高斯噪声的生成方法及硬件结构，可以生成格密码学中所需要的离散高斯噪声。本发明在保证噪声分布的密码学安全性的同时，降低了采样时延，提高了并行度，并减少了查找的空间复杂度，提高了格密码算法的运行效率。
-
公开(公告)号：CN119441699A
公开(公告)日：2025-02-14
申请号：CN202411555384.3
申请日：2024-11-04
Applicant: 南京大学
IPC: G06F17/16
Abstract: 本申请公开了一种基于Cholesky分解的迭代计算矩阵求逆方法及系统，涉及DSP系统优化技术领域，该方法包括获取目标源矩阵；基于Cholesky分解，对目标源矩阵进行第一迭代处理，生成上三角矩阵；对上三角矩阵进行第二迭代处理，生成上三角矩阵的逆矩阵；对上三角矩阵的逆矩阵进行共轭转置处理，生成下三角矩阵；其中，下三角矩阵以整列存储的形式进行存放；将上三角矩阵的逆矩阵的存放方式转换为顺序存储的形式；对上三角矩阵的逆矩阵以及下三角矩阵进行矩阵乘法处理，生成目标源矩阵的逆矩阵。本申请通过迭代替代累加求和，采用复数乘加优化计算，支持多并行度操作，并行化处理补零操作，可适配一般矩阵乘法模块，降低计算时间和面积开销。
-
Patent Agency Ranking
公开(公告)号：CN119441130A
公开(公告)日：2025-02-14
申请号：CN202411555385.8
申请日：2024-11-04
Applicant: 南京大学
Abstract: 本发明公开了一种三维可重构硬件加速核芯片，属于芯片技术领域，其技术方案要点是三维可重构硬件加速核芯片包括：可重构运算阵列用于提供至少一个单元级计算单元和至少一个算法级计算单元；存储阵列用于存储经AXI总线输入与可重构运算阵列输出的运算数据；控制器集合用于控制至少一个单元级计算单元和至少一个算法级计算单元，以分别实现单元级计算操作和算法级计算操作，以及控制存储阵列的运算数据存储，本发明通过独立的控制体系管理配置译码、重构控制、计算控制、数据分发与存储控制等调度功能，构建了基于静态调度、静态数据流模型的三维可重构硬件加速核芯片，该芯片通过存算解耦，实现了空间维度、时间维度、资源维度的多维可重构。
-
公开(公告)号：CN119441090A
公开(公告)日：2025-02-14
申请号：CN202411555392.8
申请日：2024-11-04
Applicant: 南京大学
Abstract: 本发明公开了一种数据搬运方法、DMA资源控制器、SOC系统和终端设备，属于芯片技术领域，其技术方案要点是数据搬运方法，包括，根据第一存储器中当前待搬运的数据的数据传输类型，确定当前待搬运数据的数据搬运模式；基于数据搬运模式将当前待搬运数据搬运至第二存储器，其中所述第一存储器和所述第二存储器中的一个为DMA模块，本发明根据当前待搬运的数据的数据传输类型和算法设计了数据搬运模式，使所有类型的源数据和结果数据都可使用本发明提供的数据搬运模式实现数据传输。
-
公开(公告)号：CN119441086A
公开(公告)日：2025-02-14
申请号：CN202411555382.4
申请日：2024-11-04
Applicant: 南京大学
Abstract: 本发明涉及向量处理器的技术领域，公开了一种多场景多算法适配的向量访存控制器实现方法，包括以下步骤：访存控制模块获取上位机的配置信号，确定数据读取模式与算法并行度，并生成访存控制信号；访存状态模块响应所述访存控制信号，生成读数控制指令与写数控制指令；源数据模块响应所述读数控制指令，从存储资源中读取源数据，并送入计算资源进行数据运算，得到结果数据；结果数据模块响应所述写数控制指令，从计算资源中获取结果数据并写入存储资源。本发明可根据算法并行度、数据批数、数据点数灵活进行算法实现方式的选择，从而在不同的应用场景或不同的数据维度下取得更好的向量访存性能。
-
公开(公告)号：CN111860790B
公开(公告)日：2024-11-22
申请号：CN202010772308.3
申请日：2020-08-04
Applicant: 南京大学
IPC: G06V10/764 , G06N3/0464 , G06V10/82 , G06N3/08
Abstract: 本发明涉及一种提高深度残差脉冲神经网络精度以优化图像分类的方法及其系统，本发明所公开的方法以深度残差神经网络向深度残差脉冲神经网络的转化过程为优化对象，在转化过程中对网络层进行解析、标准化、转换，并进行针对性优化，证明了优化后的深度残差脉冲神经网络在复杂图像识别问题上的有效性；该优化方法提出了迭代平均标准化策略，解决了在对残差神经网络结构中的短路连接进行转化时所面临的标准化难题；该算法优化后的深度残差脉冲神经网络稀疏度高、无乘法的算法性质决定了计算的高效性和硬件友好性；在MNIST数据集上测试时，转化后生成的深度残差脉冲神经网络无精度损失，在CIFAR10数据集上测试的结果仅有1.3%的精度损失，优于现有技术水平。
-
公开(公告)号：CN115357091B
公开(公告)日：2024-05-03
申请号：CN202211030031.2
申请日：2022-08-26
Applicant: 南京大学
IPC: G05F3/26
Abstract: 本发明公开了一种适用于动态显示芯片的电流调节方法和系统，该方法主要包括对电流进行时域划分，产生最小时钟电流；基于所述最小时钟电流和设置的控制倍数，获得输出电流。本发明创新性引入了控制倍数的概念，从而实现显示电流的进一步增大、减小，但不对面积产生过多提高，能够有效地拓展电流范围，并根据实际使用效果、场景等，切换不同的位数等级，以达到更好的显示效果。该方法能够在不影响芯片面积的情况下，提高电流的精度和范围。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.051 seconds)
