公开(公告)号：CN101131710A

公开(公告)日：2008-02-27

申请号：CN200710132285.4

申请日：2007-09-13

Applicant: 南京大学

Inventor： 李丽 ,  张仲金 ,  高明伦 ,  何书专 ,  李伟 ,  董岚 ,  张川

IPC: G06F17/50 ,  H03M13/11

Abstract: 本发明公开了一种基于FPGA的LDPC编解码硬件仿真系统，该系统包括PC端控制软件和基于FPGA的硬件部分，硬件部分包括了PCI接口控制模块，随机数发生器，高斯噪声发生器，LDPC编/解码等主要模块。本发明基于FPGA硬件实现了对LDPC码的仿真研究，同时，该系统具有很好的可控性、可观测性和可重用性，并大大提高仿真速度(为软件仿真速度的300多倍)，为更好地研究同类纠错码提供良好的实验环境。

公开(公告)号：CN100462986C

公开(公告)日：2009-02-18

申请号：CN200710132285.4

申请日：2007-09-13

Applicant: 南京大学

Inventor： 李丽 ,  张仲金 ,  高明伦 ,  何书专 ,  李伟 ,  董岚 ,  张川

IPC: G06F17/50 ,  H03M13/11

Abstract: 本发明公开了一种基于FPGA的LDPC编解码硬件仿真系统，该系统包括PC端控制软件和基于FPGA的硬件部分，硬件部分包括了PCI接口控制模块，随机数发生器，高斯噪声发生器，LDPC编/解码等主要模块。本发明基于FPGA硬件实现了对LDPC码的仿真研究，同时，该系统具有很好的可控性、可观测性和可重用性，并大大提高仿真速度(为软件仿真速度的300多倍)，为更好地研究同类纠错码提供良好的实验环境。