-
公开(公告)号：CN117952164A
公开(公告)日：2024-04-30
申请号：CN202410005986.5
申请日：2024-01-02
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明提供一种卷积神经网络层级流水加速器生成方法和装置，通过对神经网络的权重进行重参数化，将所有定点数操作转化为整数操作，以方便数据在硬件上的实现和存储；构建3比特乘法器作为卷积神经网路的量化精度；构建拼接刷新的数据流机制作为数据访问策略，减少数据预取通路上的资源消耗；基于预设的约束条件以及神经网络中的结构尺寸和数据范围通过设计空间探索算法来获取最佳的设计点；最后将上述的数据访问策略、重参数化后的权重、最佳的设计点和3比特乘法器填入预设的硬件代码模板，构建实现方案，将实现方案转化为比特流文件；最后将比特流文件写入逻辑芯片，构建神经网络加速器，实现在加速器在硬件效率和模型准确率之间的良好权衡。
-
公开(公告)号：CN114723038B
公开(公告)日：2024-04-23
申请号：CN202210201047.9
申请日：2022-03-03
Applicant: 北京大学
IPC: G06N3/082 , G06N3/0464 , G06N3/049
Abstract: 本发明公开一种基于目标检测的模型转换方法、装置、设备及存储介质，其中，基于目标检测的模型转换方法，包括：通过调整网络层方式将目标检测的算法模型转换为第一神经网络模型；对第一神经网络模型进行训练，确定模型参数；对训练后的第一神经网络模型中调整后的网络层采用基于全局信息的通道级参数标定方式进行脉冲化，获得第二神经网络模型。本发明可以实现一种应用于目标检测的低延迟高精度的模型转换方法。
-
公开(公告)号：CN116663627A
公开(公告)日：2023-08-29
申请号：CN202310410783.X
申请日：2023-04-17
Applicant: 北京大学
Abstract: 本发明提供的一种数字神经形态计算处理器及计算方法，该处理器通过数据包路由模块、数据缓存模块、突触连接存储模块和神经元计算模块，获取神经网络输入数据，以确定神经网络输入数据的神经网络类型，接着，根据预先存储的神经网络突触权重值以及神经元参数，对输入的脉冲神经网络脉冲信号或者人工神经网络激活值进行运算，并根据神经网络类型输出运算结果。现有的基于模型转换方法的计算处理器需要进行模型算法转换，导致出现明显的精度损失。而本发明既可以应用于脉冲神经网络，也可以应用于人工神经网络，并且无需进行模型算法转换，避免了模型转换过程中的精度损失。
-
公开(公告)号：CN116132552A
公开(公告)日：2023-05-16
申请号：CN202310119085.4
申请日：2023-01-31
Applicant: 北京大学
IPC: H04L69/16 , H04L69/08 , H04L12/433
Abstract: 本发明涉及一种基于异步握手协议的跨时钟域通信传输方法及系统，对于64bit数据跨时钟域通信通过请求信号与确认信号对应状态变化标记待传输数据的高32bit部分与低32bit部分传输，在通信系统与芯片传输信息的过程中，基于两相单轨异步握手协议完成通信，采用通信协议的改进解决了信息跨时钟域传输不够稳定的问题，在利用异步握手协议代替原有基于异步FIFO的跨时钟域传输方法之后，使整个系统传输信息更为稳定。
-
公开(公告)号：CN111325330B
公开(公告)日：2022-10-11
申请号：CN202010102818.X
申请日：2020-02-19
Applicant: 北京大学
IPC: G06N3/06
Abstract: 本发明实施例提供一种突触对称性时间依赖可塑性算法电路及其阵列结构，电路包括两个指数波形电压产生电路、两个时间窗口产生电路、SRAM模块和权值读出电路，指数波形电压产生电路将输入脉冲转化为指数波形，时间窗口产生电路将指数波形转换成所需要的时间窗口信号，SRAM模块构成的阵列可以共用时间窗口产生电路进行计算，权值读出电路在脉冲的作用下将权值转换成脉冲电流输出。本发明实施例实现了一种量化的突触对称性时间依赖可塑性算法电路，电路能够实现权值存储与计算一体化，避免了因数据在存储和计算单元之间的来回搬运造成的能耗开销与计算时间开销；权值更新与读出可以同时实现行列并行操作，提高了电路的能效及计算速度。
-
Patent Agency Ranking
公开(公告)号：CN114723023A
公开(公告)日：2022-07-08
申请号：CN202210200553.6
申请日：2022-03-03
Applicant: 北京大学
Abstract: 本发明公开一种数据通信方法及系统、脉冲神经网络运算系统，其中数据通信系统，包括：第一接口模块、数据帧缓存模块、第二接口模块及控制模块；第一接口模块用于通过第一总线接收上位机传输的数据，并转换下行数据帧，以及读取上行数据帧并转换后通过第一总线发送给上位机；数据帧缓存模块用于缓存下行数据帧及上行数据帧；第二接口模块用于读取下行数据帧，并根据芯片协议转换成脉冲传输给脉冲神经网络芯片，以及根据芯片协议将接收的脉冲转换为上行数据帧；控制模块用于控制第一接口模块与上位机之间的数据传输交互，以及第二接口模块与脉冲神经网络芯片之间的数据传输交互。本发明可以实现大数据量的数据传输。
-
-
公开(公告)号：CN109473481A
公开(公告)日：2019-03-15
申请号：CN201811050917.7
申请日：2018-09-10
Applicant: 北京大学
IPC: H01L29/786
CPC classification number: H01L29/78606
Abstract: 本发明实施例提供一种基于FDSOI的gg-NMOS器件，包括：漏区、沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，漏区及沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零；静电输入端分别与N阱注入区及漏区连接。本发明实施例通过在P型衬底上形成N阱注入区，并将N阱注入区与漏区相连接，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
-
公开(公告)号：CN109309129A
公开(公告)日：2019-02-05
申请号：CN201811071202.X
申请日：2018-09-14
Applicant: 北京大学
IPC: H01L29/786 , H01L23/64
Abstract: 本发明实施例提供了一种基于FDSOI的gg-NMOS器件，包括：P型衬底、埋氧层、源极、漏极、栅极和外接电阻；外接电阻的一端与漏极连接，在外接电阻与漏极之间接入静电输入端，外接电阻的另一端与P型衬底连接；P型衬底的表面上一侧形成有埋氧层，在埋氧层的表面上形成有源极和漏极，源极和漏极之间形成的沟道上形成有栅极，栅极与源极均接地。本发明实施例提供的基于FDSOI的gg-NMOS器件，在静电输入端与P型衬底之间接入外接电阻，可以通过不同阻值的外接电阻确定合适的触发电压以满足不同ESD防护的需求。相比于现有技术中存在的基于FDSOI的gg-NMOS器件，可以实现更低的触发电压，节约了成本。
-
公开(公告)号：CN108681772A
公开(公告)日：2018-10-19
申请号：CN201810282218.9
申请日：2018-04-02
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明提供一种多模态神经元电路及神经元实现方法。该电路包括：脉冲产生电路以及与所述脉冲产生电路的连接的辅助U‑unit单元电路；所述脉冲产生电路用于在控制信号和外加电压的作用下输出预设模式的脉冲序列以实现相应的神经元；所述辅助U‑unit单元电路用于产生所述外加电压并将所述外加电压施加至所述脉冲产生电路。本发明可在需实现大规模脉冲神经网络系统时，有效地实现神经元，克服了当需实现大规模脉冲神经网络系统时，通过精确地调节偏置电压实现不同的神经元操作难度很大的问题。
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.028 seconds)
