-
公开(公告)号：CN101816549B
公开(公告)日：2012-06-27
申请号：CN201010120386.1
申请日：2010-03-09
Applicant: 东南大学
Abstract: 本发明公开了一种神经信号探测/激励的电极、双电极、电极阵列及制备方法。所述电极包括针体，下部为针尖和上部为针柄的针灸针，在针尖以上、针柄以下的针体上涂有绝缘层；材料采用环氧树脂与聚酰亚胺复合物，设置方法为：先以摩尔比1∶1的4，4’-二氨基二苯醚和均苯四甲酸酐在0℃冰浴中聚合得到聚酰胺酸，再在聚酰胺酸中按照在每20ml聚酰胺酸中加入1g环氧树脂的比例加入环氧树脂，搅拌，使溶液均一透明，得到环氧树脂与聚酰胺酸的复合物溶液，用甩膜机通过甩膜使针灸针的针体包覆一层环氧树脂与聚酰胺酸的复合物，置于烘箱中先置125℃烘1h，再置250℃烘1h，在针体上形成作为绝缘层的环氧树脂与聚酰亚胺的复合物。
-
公开(公告)号：CN101349691B
公开(公告)日：2012-05-23
申请号：CN200810196369.9
申请日：2008-09-03
Applicant: 东南大学
Abstract: 本发明公开了一种用于探索单个神经元各部位和神经元集群之间神经信号传递特性的装置，包括按照阵列分布的电极单元、该电极单元包括激励电极和探测电极，在激励电极和探测电极上分别连接有激励控制开关和探测控制开关，还包括一用于控制激励控制开关和探测控制开关的电极单元选择电路。本发明采用电极单元选择电路连接电极单元的控制开关，即激励控制开关和探测控制开关，从而对电极单元进行选择控制，减少了电极单元的激励控制开关和探测控制开关引出线的总数目，在实现电极点工作状态可控的同时，大幅度减小电极对外引出线的数目，克服了电极阵列的数目受限于引出线数目的问题。
-
公开(公告)号：CN101582685B
公开(公告)日：2012-02-01
申请号：CN200910026649.X
申请日：2009-05-08
Applicant: 东南大学
IPC: H03K5/13 , H03K19/0175 , H03K19/0185 , H03M1/12
Abstract: 本发明基于CMOS工艺，提供了一种应用于超高速模数转换器的高速双向时钟树电路。该时钟树电路输入端是一个双端输入，单端输出的一个展空比输入调节电路(1)，其输出同时接多路中间级缓冲分支(2)的输入端，每一个中间级缓冲分支(2)的输出端再同时接多路中间级缓冲分支(2)的输入端直至满足所需分支数目的要求，最后一级中间级缓冲分支(2)的输出端接最后末级缓冲分支(3)的输入端，末级缓冲分支(3)输出最终两路差分时钟。该电路采用手工布局，结构简单、对称。采用时钟与控制电平共同输入，实现在不同工艺偏差前提下，通过对输入控制电平的调节，最终输出良好占空比的高速双向时钟，实现抗工艺涨落双向时钟树。
-
公开(公告)号：CN102290627A
公开(公告)日：2011-12-21
申请号：CN201110163976.7
申请日：2011-06-17
Applicant: 东南大学
IPC: H01P5/10
Abstract: 一种叠层蜿蜒结构的宽带低损耗片上无源巴伦，设有三层金属导线，第一层为次级导线，第二层为初级导线，第三层为地线，每层导线的首、尾端之间均呈U形连续的折弯蜿蜒结构，所有U形折弯的几何形状完全一致，将第一层次级导线首、尾端之间的中点断开，构成不连续的左右两段U形折弯，不平衡端单端信号连接初级导线首端，初级导线尾端连接至地线，次级导线的首、尾端均接地线，与次级导线首端同一段导线的断开点为正相信号输出端，与次级导线尾端同一段导线的断开点为反相信号输出端，通过初级导线与次级导线的耦合作用，转换成平衡端差分信号输出。地线使得巴伦插入损耗降低的同时，拓展了增益带宽和匹配带宽。
-
公开(公告)号：CN102100633A
公开(公告)日：2011-06-22
申请号：CN201110065497.1
申请日：2011-03-18
Applicant: 东南大学
IPC: A61H39/02
Abstract: 本发明公开了一种用于人体体表经络电信号探测的双极电极，包括金属半球、金属环条、带状基体、第一金属条带和第二金属条带。所述的金属半球和金属环条同心布置在带状基体的同一侧表面，并且金属半球位于金属环条的圆心点。第一金属条带的一端穿过带状基体上的孔，与金属半球相连接；第二金属条带的一端穿过带状基体上的孔，与金属环条相连接；第一金属条带和第二金属条带之间不接触。该结构的双极电极可以实现经络体表电信号的稳定和灵活探测。
-
Patent Agency Ranking
公开(公告)号：CN101656476A
公开(公告)日：2010-02-24
申请号：CN200910035050.2
申请日：2009-09-10
Applicant: 东南大学
Abstract: 本发明公开了模拟集成电路中的一种预充放电LVDS(低电压差分信号)驱动器。该驱动器的结构是在传统LVDS驱动器电路上增加由两个开关电流源和一个预充放电容组成的预充放电路，其中：两个开关电流源分别增加在传统驱动器桥接开关的两端，且受nD信号控制：nD为高电平时电流源开启，nD为低电平时电流源关闭；预充放电容跨接在桥接开关的两端，用做电荷预存储，以进一步提高边沿充放电速度。本发明的预充放电机制大大减小了负载寄生电容对电路工作速度的影响，同时所需的额外电流极少。
-
公开(公告)号：CN100452686C
公开(公告)日：2009-01-14
申请号：CN200410014719.7
申请日：2004-04-22
Applicant: 东南大学
Abstract: 应用于光同步数字传送系统的并行帧对齐电路是一种用于高速率光同步数字传送系统中并行帧同步系统的帧对齐装置，其中第一D触发器的输出端接异或门的另一个输入端，异或门的输出端接第二D触发器的输入端，第二D触发器的输出端分别接第四D触发器和比较电路单元的输入端，比较电路单元的输出端接计数器单元，计数器单元的输出端接与门，与门的输出端和电路的启动信号分别接或门的输入端，或门的输出端接第三D触发器的“EN”端，第三D触发器的输出端接第四D触发器的“EN”端，第四D触发器的输出端分别接二分查找单元、通道选择单元的“D63-DO0”端，二分查找单元与通道选择单元的对应端相接。
-
公开(公告)号：CN100353674C
公开(公告)日：2007-12-05
申请号：CN200410014297.3
申请日：2004-03-12
Applicant: 东南大学
Abstract: 一种8B/10B编码的实现装置，由三位负向游程长度编码器、三位正向游程长度编码器、五位负向游程长度编码器、五位正向游程长度编码器和D触发器组成，三位负向游程长度编码器的Hin端口和三位正向游程长度编码器的Hin端口相连，作为第一外部输入端口；三位负向游程长度编码器的Gin端口和三位正向游程长度编码器的Gin端口相连，作为第二外部输入端口；三位负向游程长度编码器的Fin端口和三位正向游程长度编码器的Fin端口相连，作为第三外部输入端口；三位负向游程长度编码器的en4端口和三位正向游程长度编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负向游程长度编码器的Rd6b1端口和五位正向游程长度编码器的Rd6b2端口相连，三位负向游程长度编码器的ex0端口与五位负向游程长度编码器的ex0端口相连。
-
公开(公告)号：CN100334733C
公开(公告)日：2007-08-29
申请号：CN200510040731.X
申请日：2005-06-24
Applicant: 东南大学
IPC: H01L27/092 , H01L21/8238 , H01L21/76
Abstract: 本发明公开了一种用于并行光纤通信系统的单芯片并行隔离放大器，包括P型衬底，在P型衬底上至少设有2个放大器，在P型衬底上设有与放大器相应数量的N型区，在N型区内设有P阱，在P阱内设有高掺杂P区，高掺杂P区通过接触孔连接有金属内环，放大器位于金属内环围成的内部区域，在位于P阱之外的N型区上设有高掺杂N区，高掺杂N区通过接触孔连接有金属外环且使金属内环位于金属外环之内。本发明所涉及的单芯片CMOS工艺并行光接收放大器隔离结构不仅设计简单，同时可以满足单芯片并行光接收机对放大器之间隔离度的要求。
-
公开(公告)号：CN1750400A
公开(公告)日：2006-03-22
申请号：CN200510094028.7
申请日：2005-08-26
Applicant: 东南大学
Abstract: 四通道并行时钟数据恢复电路是一种用于实现并行光通信系统接收端的时钟数据恢复功能的电路。它包括一个时钟恢复锁相环，三个数据延迟锁相环和一个数据恢复电路。第二通道输入数据接时钟恢复锁相环输入端，时钟恢复锁相环输出全局时钟信号，全局时钟与第二通道输入数据对齐。全局时钟接3个数据延迟锁相环的时钟输入端，其它3个通道输入数据接3个数据延迟锁相环的数据输入端，3个数据恢复锁相环将3路数据信号均与全局时钟对齐，从而实现4路数据的对齐。4路对齐数据接数据恢复电路数据数据输入端，全局时钟接其时钟输入端接收，最终输出4路位同步的数据信号和一个全局时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
182
records
(took 0.024 seconds)
