-
公开(公告)号：CN100405756C
公开(公告)日：2008-07-23
申请号：CN02138214.X
申请日：2002-09-03
Applicant: 东南大学
Abstract: 本发明公开了一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元和可编程分频器，可编程分频器的时钟输出端连接于5级串联复接单元的数据采样控制端，该可编程分频器是分频比为N且分频时钟的占空比为1∶(N-1)，N为2、3、4或5的可编程分频器，在可编程分频器上设有第1编程控制端和第2编程控制端，可编程分频器的时钟输入端与5级串联复接单元的时钟输入端相连接。本发明具有结构简单，使用器件少，实现灵活，组合方便，用途广泛等优点，通过级联可实现除大于6的质数及该质数整倍数复级模式之外的所有复接模式。
-
Patent Agency Ranking
公开(公告)号：CN1148900C
公开(公告)日：2004-05-05
申请号：CN01134134.3
申请日：2001-10-31
Applicant: 东南大学
IPC: H04B10/12
Abstract: 千兆以太网物理介质附加子层数据传输方法及装置，是一种光通信网络中高速数据传输的方法及装置，本方法及装置是采用1∶2分接器1、1∶5第一分接器2、1∶5第二分接器3和逗号检测器4构成组合结构的串并转换器，即以1∶2分接器1的输入端为数据输入端，以1∶5第一分接器2的五路输出端和1∶5第二分接器3的五路输出端作为数据输出端，将1∶2分接器1输入的一路数据串并转换为十路数据输出，逗号检测器4输出检测到逗号序列的指示信号，串并转换器的工作时钟频率为输入数据比特率的二分之一。本发明具有总体结构简单，使用器件少，总体功耗低，易于实现，成本低等优点。
-
公开(公告)号：CN1348269A
公开(公告)日：2002-05-08
申请号：CN01134134.3
申请日：2001-10-31
Applicant: 东南大学
IPC: H04B10/12
Abstract: 千兆以太网物理介质附加子层数据传输方法及装置,是一种光通信网络中高速数据传输的方法及装置,本方法及装置是采用1∶2分接器1、1∶5分接器A2、1∶5分接器B3和逗号检测器4构成组合结构的串并转换器,即以1∶2分接器1的输入端为数据输入端,以1∶5分接器A2的五路输出端和1∶5分接器B3的五路输出端作为数据输出端,将1∶2分接器1输入的一路数据串并转换为十路数据输出,逗号检测器4输出检测到逗号序列的指示信号,串并转换器的工作时钟频率为输入数据比特率的二分之一。本发明具有总体结构简单,使用器件少,总体功耗低,易于实现,成本低等优点。
-
公开(公告)号：CN100353674C
公开(公告)日：2007-12-05
申请号：CN200410014297.3
申请日：2004-03-12
Applicant: 东南大学
Abstract: 一种8B/10B编码的实现装置，由三位负向游程长度编码器、三位正向游程长度编码器、五位负向游程长度编码器、五位正向游程长度编码器和D触发器组成，三位负向游程长度编码器的Hin端口和三位正向游程长度编码器的Hin端口相连，作为第一外部输入端口；三位负向游程长度编码器的Gin端口和三位正向游程长度编码器的Gin端口相连，作为第二外部输入端口；三位负向游程长度编码器的Fin端口和三位正向游程长度编码器的Fin端口相连，作为第三外部输入端口；三位负向游程长度编码器的en4端口和三位正向游程长度编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负向游程长度编码器的Rd6b1端口和五位正向游程长度编码器的Rd6b2端口相连，三位负向游程长度编码器的ex0端口与五位负向游程长度编码器的ex0端口相连。
-
公开(公告)号：CN1561003A
公开(公告)日：2005-01-05
申请号：CN200410014297.3
申请日：2004-03-12
Applicant: 东南大学
Abstract: 一种8B/10B编码的实现装置，由三位负游程编码器、三位正游程编码器、五位负游程编码器、五位正游程编码器和D触发器组成，三位负游程编码器的Hin端口和三位正游程编码器的Hin端口相连，作为第一外部输入端口；三位负游程编码器的Gin端口和三位正游程编码器的Gin端口相连，作为第二外部输入端口；三位负游程编码器的Fin端口和三位正游程编码器的Fin端口相连，作为第三外部输入端口；三位负游程编码器的en4端口和三位正游程编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负游程编码器的Rd6b1端口和五位正游程编码器的Rd6b2端口相连，三位负游程编码器的ex0端口与五位负游程编码器的ex0端口相连。
-
公开(公告)号：CN1481093A
公开(公告)日：2004-03-10
申请号：CN02138214.X
申请日：2002-09-03
Applicant: 东南大学
Abstract: 本发明公开了一种用于提升系统数据传输速率的时分复用可编程复接装置，包括5级串联复接单元和可编程分频器，可编程分频器的时钟输出端连接于5级串联复接单元的数据采样控制端，该可编程分频器是分频比为N且分频时钟的占空比为1∶(N－1)，N为2、3、4或5的可编程分频器，在可编程分频器上设有第1编程控制端和第2编程控制端，可编程分频器的时钟输入端与5级串联复接单元的时钟输入端相连接。本发明具有结构简单，使用器件少，实现灵活，组合方便，用途广泛等优点，通过级联可实现除大于6的质数及该质数整倍数复级模式之外的所有复接模式。
-
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
