公开(公告)号：CN100353674C

公开(公告)日：2007-12-05

申请号：CN200410014297.3

申请日：2004-03-12

Applicant: 东南大学

Inventor： 赵文虎 ,  王志功 ,  费瑞霞

IPC: H03M7/46 ,  H04L12/28

Abstract: 一种8B/10B编码的实现装置，由三位负向游程长度编码器、三位正向游程长度编码器、五位负向游程长度编码器、五位正向游程长度编码器和D触发器组成，三位负向游程长度编码器的Hin端口和三位正向游程长度编码器的Hin端口相连，作为第一外部输入端口；三位负向游程长度编码器的Gin端口和三位正向游程长度编码器的Gin端口相连，作为第二外部输入端口；三位负向游程长度编码器的Fin端口和三位正向游程长度编码器的Fin端口相连，作为第三外部输入端口；三位负向游程长度编码器的en4端口和三位正向游程长度编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负向游程长度编码器的Rd6b1端口和五位正向游程长度编码器的Rd6b2端口相连，三位负向游程长度编码器的ex0端口与五位负向游程长度编码器的ex0端口相连。

公开(公告)号：CN1561003A

公开(公告)日：2005-01-05

申请号：CN200410014297.3

申请日：2004-03-12

Applicant: 东南大学

Inventor： 赵文虎 ,  王志功 ,  费瑞霞

IPC: H03M7/46 ,  H04L12/28

Abstract: 一种8B/10B编码的实现装置，由三位负游程编码器、三位正游程编码器、五位负游程编码器、五位正游程编码器和D触发器组成，三位负游程编码器的Hin端口和三位正游程编码器的Hin端口相连，作为第一外部输入端口；三位负游程编码器的Gin端口和三位正游程编码器的Gin端口相连，作为第二外部输入端口；三位负游程编码器的Fin端口和三位正游程编码器的Fin端口相连，作为第三外部输入端口；三位负游程编码器的en4端口和三位正游程编码器的en4端口相连，作为内部输入，和与门的输出端相连，与门的两输入端分别与五位负游程编码器的Rd6b1端口和五位正游程编码器的Rd6b2端口相连，三位负游程编码器的ex0端口与五位负游程编码器的ex0端口相连。