薄膜晶体管基板及具备薄膜晶体管基板的显示装置

    公开(公告)号:CN102315229A

    公开(公告)日:2012-01-11

    申请号:CN201110176290.1

    申请日:2011-06-23

    Abstract: 本发明提供一种不会发生金属配线膜的干式蚀刻率的下降或蚀刻残渣,而且抑制该金属配线膜的小丘抗性或电阻率,并且抑制与和该金属配线膜直接连接的氧化物半导体层或透明导电膜的触点电阻率的薄膜晶体管基板及具备该薄膜晶体管基板的显示装置。在薄膜晶体管基板中,金属配线膜是通过干式蚀刻法进行图案化而形成的层叠膜,该层叠膜由Ti膜和含有0.05~1.0原子%的Ni、0.3~1.2原子%的Ge、0.1~0.6原子%的La及/或Nd的Al合金膜所构成,该Ti膜与该氧化物半导体层直接连接,且该Al合金膜与该透明导电膜直接连接。

Patent Agency Ranking