公开(公告)号：CN118248193A

公开(公告)日：2024-06-25

申请号：CN202410659565.4

申请日：2024-05-27

Applicant: 安徽大学

Inventor： 彭春雨 ,  王瑞璇 ,  关立军 ,  强斌 ,  戴成虎 ,  赵强 ,  蔺智挺 ,  吴秀龙 ,  陈军宁

IPC: G11C11/419 ,  G11C7/10 ,  G11C7/24

Abstract: 本发明属于集成电路领域，具体涉及一种基于参考电路动态匹配的高可靠性存内计算电路、芯片。该电路包括基于SRAM单元构成的存算阵列以及各种外围电路。存算阵列中的各个SRAM单元采用具有双字线的SRAM单元；按奇数行和偶数行将存算阵列中的SRAM单元分为两类，一类全作为计算单元，另一类全作为量化单元。存算阵列中每列的两条位线连接在一个SA上。按列运算过程中，各计算单元的计算电压输出到一侧位线，量化阶段选择与计算行临界的量化行，参考电压输出到另一侧位线。该方案可以克服位线寄生因素的影响，进而提高电路的可靠性。此外，本发明还特别选择7T‑SRAM单元构成存算阵列，以克服电路读破坏的问题。

公开(公告)号：CN113658627B

公开(公告)日：2024-03-29

申请号：CN202110845112.7

申请日：2021-07-26

Applicant: 安徽大学 ,  合肥市微电子研究院有限公司

Inventor： 蔺智挺 ,  李星玮 ,  吴秀龙 ,  朱志国 ,  彭春雨 ,  卢文娟 ,  赵强 ,  陈军宁

IPC: G11C16/04

Abstract: 本发明公开了一种能区分阻态交叉的10T4R单元电路，包括10个NMOS晶体管；以及4个阻变随机存储器RRAM，分别为RRAM1、RRAM2、RRAM3、RRAM4，RRAM1和RRAM4的摆放方向相同，顶部电极朝左；RRAM2和RRAM3的摆放方向相同，顶部电极朝右；且所述电路采用反向编码方式，具体来说：顶部电极朝左的高阻态代表“0”，低阻态代表“1”；顶部电极朝右的高阻态代表“1”，低阻态代表“0”；通过所采用的反向编码方式和4个RRAM的串并联切换，消除阻态交叉对电路产生的影响，实现“与”、“或”和“异或”的布尔逻辑运算和三态寻址操作，并有效提高计算准确性。

公开(公告)号：CN114254743B

公开(公告)日：2024-03-15

申请号：CN202111395976.X

申请日：2021-11-23

Applicant: 安徽大学 ,  合肥市微电子研究院有限公司

Inventor： 蔺智挺 ,  朱陈宇 ,  吴秀龙 ,  朱志国 ,  彭春雨 ,  卢文娟 ,  赵强 ,  陈军宁

IPC: G06N3/063

Abstract: 本发明公开了一种基于RRAM阵列构成的二进制神经网络中并行乘累加运算的电路，基于1T1R单元构成的存储阵列是采用伪交叉结构的64x64的RRAM阵列，每个1T1R单元由一个NMOSFET和一个阻变随机存取存储器构成；存储阵列每一行的字线WL均连接并行输入电路，实现最大8X8权重矩阵中的64个数据与存储阵列中存储的64个数据完成二进制神经网络BNN卷积运算；存储阵列每一列的位线BL均连接级联型电流镜电路的电流输入端，且级联型电流镜电路的输出端连接到输出电容的上极板上。该电路避免了传统SRAM中存储单元在多行读取时不同节点间的串扰和存储数据易破坏问题，提高了系统的可靠性，降低了单元之间的泄露功耗。

公开(公告)号：CN112259143B

公开(公告)日：2023-02-03

申请号：CN202011200576.4

申请日：2020-10-30

Applicant: 安徽大学

Inventor： 彭春雨 ,  朱亚男 ,  卢文娟 ,  赵强 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/412 ,  G11C11/417

Abstract: 本发明公开了一种读写分离的14T抗辐照SRAM存储单元电路结构，包括十个NMOS晶体管和四个PMOS晶体管，依次记为N1～N10，和P1～P4，PMOS晶体管P1和P2作为上拉管，外围存储节点由S1和S0控制，PMOS晶体管P3和P4交叉耦合；NMOS晶体管N3与N4作为下拉管，外围节点由NMOS晶体管N5和N6交叉耦合；NMOS晶体管N1与N2作为上拉管，外围存储节点S0和S1通过控制NMOS晶体管N3与N4对内部节点Q与QB进行加固，外围节点全部由NMOS晶体管包围，这种结构称为极性加固结构。该电路结构能有效优化单元稳定性，改善单元的读写能力，并提高存储单元的抗单粒子和多粒子翻转的能力。

公开(公告)号：CN111933195B

公开(公告)日：2022-11-01

申请号：CN202010902476.X

申请日：2020-09-01

Applicant: 安徽大学 ,  长鑫存储技术有限公司

Inventor： 蔺智挺 ,  温光雷 ,  何军 ,  应战 ,  李新 ,  曹堪宇 ,  卢文娟 ,  彭春雨 ,  吴秀龙 ,  陈军宁

IPC: G11C7/08 ,  G11C7/06

Abstract: 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。灵敏放大器包括：放大模块；用于读取存储单元的数据；控制模块，与放大模块电连接；其中，在灵敏放大器的第一失调补偿阶段，控制模块用于将放大模块配置为包括第一反相器和第二反相器，第一反相器和第二反相器均为输入输出相连的反相器；在灵敏放大器的第二失调补偿阶段，控制模块用于将放大模块配置为包括电流镜结构。本公开可以实现灵敏放大器的失调补偿，进而提高半导体存储器的性能。

公开(公告)号：CN111863053B

公开(公告)日：2022-11-01

申请号：CN202010734507.5

申请日：2020-07-27

Applicant: 安徽大学 ,  长鑫存储技术有限公司

Inventor： 吴秀龙 ,  赵丽 ,  赵阳扩 ,  何军 ,  李新 ,  应战 ,  曹堪宇 ,  卢文娟 ,  彭春雨 ,  蔺智挺 ,  陈军宁

IPC: G11C7/08 ,  G11C7/06

Abstract: 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块；偏移电压存储单元，与放大模块电连接，用于在灵敏放大器的偏移消除阶段，存储放大模块的偏移电压；负载补偿单元，与放大模块电连接，用于在灵敏放大器的放大阶段，补偿所述放大模块的负载的差异。本公开可以提高灵敏放大器读取数据的准确性。

公开(公告)号：CN115050406B

公开(公告)日：2022-10-25

申请号：CN202210983745.9

申请日：2022-08-17

Applicant: 安徽大学

Inventor： 戴成虎 ,  郑好 ,  彭春雨 ,  杜园园 ,  高珊 ,  卢文娟 ,  赵强 ,  胡薇 ,  郝礼才 ,  蔺智挺 ,  吴秀龙 ,  陈军宁

IPC: G11C11/413 ,  G11C7/12 ,  G11C7/06 ,  G11C5/14

Abstract: 本发明属于集成电路技术领域，具体涉及一种SRAM存储器的位线泄漏电流补偿电路，集成位线泄漏电流补偿电路的功能模块，采用该功能模块的数据存储电路及其存储器。位线泄漏电流补偿电路用于连接在SRAM存储器中的存储阵列和灵敏放大器SA之间；存储阵列与两组位线对连接，两组位线对包括主位线对BL、BLB和辅助位线对BL1、BLB1。位线泄漏电流补偿电路包括四组PMOS管对：P0和P1、P2和P3、P4和P5、P6和P7，以及四个电容：C0、C1、C2、C3。本发明提供的存储器中包括存储阵列、位线对、位线泄漏电流补偿电路和灵敏放大器。其中存储阵列由8T SRAM存储单元构成。解决了现有SRAM存储器存在的因位线漏电流导致的数据读取错误，以及读操作延迟较高，数据读取速率不足的问题。

公开(公告)号：CN112787655B

公开(公告)日：2022-10-21

申请号：CN202011624739.1

申请日：2020-12-31

Applicant: 安徽大学

Inventor： 赵强 ,  赵丽 ,  彭春雨 ,  卢文娟 ,  吴秀龙 ,  黎轩 ,  蔺智挺 ,  陈军宁

IPC: H03K19/003

Abstract: 本发明公开了一种抗辐照锁存器单元电路，包括十九个NMOS晶体管、十三个PMOS晶体管、三个反相器和一个钟控反相器。PMOS晶体管P1、P6、P7、P8对X5、X6包围加固，NMOS晶体管N1～N4、N6～N9对X1～X4包围加固；PMOS晶体管P2～P5作为上拉管，NMOS晶体管N5、N10作为下拉管，反相器I3与钟控反相器CI构成弱上拉；四个锁存器节点X1、X2、X3、X4通过四个NMOS晶体管N16～N19连接到输入D和DN，四个NMOS晶体管N16～N19的开启由时钟信号CLK控制。上述电路可以提高锁存器单元的速度、提高锁存器单元抗单粒子翻转的能力，解决由电荷共享引起的双节点翻转问题。

公开(公告)号：CN111969993B

公开(公告)日：2022-10-18

申请号：CN202010758947.4

申请日：2020-07-31

Applicant: 安徽大学

Inventor： 蔺智挺 ,  蒯鹏 ,  吴秀龙 ,  卢文娟 ,  彭春雨 ,  赵强 ,  陈军宁

IPC: H03K19/0175 ,  G06N3/04 ,  G06N3/063

Abstract: 本发明公开了一种CCSA与Sigmoid激活函数复用电路结构，在CCSA电路结构的基础上增加了三个PMOS晶体管，晶体管N1的栅极固定接电源地(VSS)，N0和N2的栅极分别接控制信号(SW1、SW2)，通过控制信号将复用电路在CCSA电路与Sigmoid激活函数电路之间进行切换，即：当SW1高电平，SW2为低电平时，复用电路为CCSA电路；当SW1低电平，SW2为高电平时，复用电路为Sigmoid激活函数电路。该电路结构简单，运算速度快，并且极大的降低了芯片的面积。

公开(公告)号：CN114496032A

公开(公告)日：2022-05-13

申请号：CN202210042707.3

申请日：2022-01-14

Applicant: 安徽大学

Inventor： 彭春雨 ,  徐鸿运 ,  赵强 ,  卢文娟 ,  高珊 ,  郝礼才 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C13/00

Abstract: 本发明公开了一种基于阻变式存储器实现高速逻辑运算的4T3R电路结构，包括RRAM1的底部电极与NMOS晶体管M1的漏极、NMOS晶体管M2的漏极电连接；M1的栅极与WLA电连接；M2的栅极与WLC电连接；NMOS晶体管M2的源极和NMOS晶体管M3的源极均与RRAM2的顶部电极电连接；NMOS晶体管M3的栅极与WLB电连接；RRAM3的底部电极与NMOS晶体管M4的漏极电连接；M4的栅极与WLS电连接；NMOS晶体管M1的源极、RRAM2的底部电极、NMOS晶体管M4的源极均与SL和电阻R1电连接，而电阻R1的另一端接地。本发明采用RRAM实现了在内存内计算中基本的逻辑运算，提高了电路的逻辑运算效率。